党祯　荣剑

摘要：高速线阵CCD底层驱动电路的设计是保障CCD高质量成像的必要条件。文章以TCD1209D型号线阵CCD为例，设计一种基于FPGA（EP3c16f484c8n）的高速线阵CCD驱动电路，通过VHDL语言对驱动电路进行硬件描述，使用USB3.0对信号进行传输，最终实现整个CCD驱动电路驱动时钟的设计。

关键词：高速CCD；FPGA；驱动电路；USB3.0；时序电路 文献标识码：A

中图分类号：TH74 文章编号：1009-2374（2016）13-0015-03 DOI：10.13535/j.cnki.11-4406/n.2016.13.008

1 概述

CCD（Charge Coupled Device）电荷耦合器件是以电荷作为信号，实现电荷的存储和转移的图像传感器，因为有体积小、功耗低、灵敏度高等优点，在许多领域得到了普遍运用。其工作原理包括电荷的产生、存储、传输和检测。因为不同厂家制造的CCD，其驱动电路和驱动时序存在着不同程度的差异，导致CCD的驱动电路设计不具有统一的规范性。

常见的CCD驱动方法有单片机驱动、EPROM驱动、专用IC驱动、CPLD驱动和FPGA驱动。分析这五种驱动方法，会发现前三种驱动方式调试困难，灵活性差，频率较低。CPLD和FPGA均具备高集成度、高速度、高可靠性和开发周期短的特色，相比较之下，FPGA的灵活性要强于CPLD器件，更适合对时序逻辑进行编写，利用VHDL语言通过FPGA可以很好地解决高速线阵CCD时序驱动要求，并结合USB3.0的高速传输优势可使CCD以高速度和高质量的状态进行实时图像采样和传输。本文以日本TOSHIBA公司生产的TCD1209D芯片为例，分析其工作过程和对驱动时序信号的要求，并且设计驱动时序产生及采样硬件电路，通过VHDL语言对驱动时序发生硬件电路进行了描述，基于集成在FPGA板上的USB3.0接口進行图像数据传输。通过ALTIUM DESIGNERR（QUARTUS II）仿真软件对所设计的驱动时序进行仿真。……