针对EMV Level1 Analog Test认证的金融支付PCD设计与调试

2016-03-27刘丽丽王丰余秋芳王西国北京中电华大电子设计有限责任公司

数码世界 2016年7期

刘丽丽　王丰　余秋芳　王西国北京中电华大电子设计有限责任公司

刘丽丽王丰余秋芳王西国
北京中电华大电子设计有限责任公司

文章针对最新版EMV Level 1 标准，对PCD 的EMV Level 1 Analog test认证的检测环境及检测项目进行总结，对实际测试中可能遇到的问题进行分析，总结出其技术难点。针对这些难点提出PCD 设计中需要重点关注的方面以及设计技巧，进一步给出调试中使用怎样的方法达到系统的最优配置，成功通过EMV Level1 Analog test的检测。

EMV Level 1 EMV Co PCD 非接触读卡器 analog test

1　EMV Level 1　简介

EMV标准是基于IC卡的金融支付标准，目前已成为公认的全球统一标准。EMVCo是对EMV卡及终端设备规范进行管理、维护、提高的组织。EMVCo目前的成员包括Amer ican Express，Discover， JCB， MasterCard， UnionPay， Visa。EMVCo测试和认证分为两个Level，即通常所说的Level 1和Level 2。Level 1又分为两个部分，通常简称为Analog 部分和Digital部分，Analog部分主要是针对EMV规范中的电气特性方面的，Digital 部分是针对逻辑接口以及传输协议的。Level 2是针对EMV规范中的借贷记应用要求方面的。EMVCo 组建独立的实验室，进行Contact Level 1，Contac t Level 2， Contact less Level 1以及Contact less product的测试和认证工作。在测试过程中，卡片或者设备的送检厂商可以参与调试，对送检品进行debug。认证过程由实验室独立完成，之后给出认证报告。

本文针对EMV Contact less Level 1的PCD Analog认证部分（以下简称PCD Analog）进行阐述。PCDAnalog 认证中用到两个环境，一个是认证校准环境，一个是认证测试环境。EMVC组织会对各个已授权实验室进行定期审核，每次认证测试前，实验室的实验员会对认证测试设备进行校准，确保认证测试的准确性、一致性。

2　认证测试难点

PCD Analog 认证测试分为能量传输、Type A/Type B发射波形以及Type A/Type B接收能力这三个大类、7个子类、277个测试case 。如上所述的测试项的三个大类中，Type A/ Type B接收能力主要取决于射频芯片的解码能力，这个在射频芯片选型时需要考量。发射部分的两个测试大类、能量传输与Type A/Type B发射波形基本呈现相互制约的关系，在读卡器产品外形尺寸要求较小时，怎样设计和调整能量传输与发射波形，达到PCD Analog认证测试的要求成为通过认证测试的难点所在。目前，业界采用的认证测试的通用方法是通过大量的尝试性试验和现场调试，这样做费时费力，对于认证没有系统的理论和方法支撑。更无法做到在设计之初就对读卡器有较为准确的预估和评测。接下来针对如上问题对认证读卡器从设计到调试给出一套可行的实施方法，达到对认证测试工作深入掌握、快速通过认证测试的目的。

3　认证读卡器设计

PCD Analog 认证测试需要提供被测设备，一般为非接触读卡器（PCD ）或者POS机形式。本文以PCD 的设计为例，阐述设计和调试中的关键点。PCD 设计的首要问题是PCD 芯片的选型，目前NXP等国外公司的产品占据了大部分市场，随着国家对微电子行业的重视以及国内企业技术水平的提高，已经有国内公司的芯片产品可以支持EMV的最新标准，例如北京中电华大电子设计有限责任公司的PCD 芯片，它功能强大、使用方便，支持ISO/IEC 14443-1/2/3/4 ，已经通过了银行卡检测中心（BCTC）的EMV Contact less Level 1 的PCD 认证测试。本文基于华大电子的PCD 芯片进行设计和调试。

读卡器的硬件设计要点主要集中在天线线圈的设计。下面分别对天线线圈的各个参数进行阐述。首先，由于读卡器产品尺寸的限制，天线线圈的布局设计尤为重要，需要将天线线圈的尺寸尽量做大，即分布于PCB 的外边缘。其次，线圈的圈数选择也是非常重要的。由如下磁场强度计算公式可见天线圈数增加会加大场强。式中N为线圈匝数；R为圆形线圈半径；X为沿x方向与线圈中心的距离。但是增加线圈的圈数时，线圈电阻也会增大，这样整个天线的Q值就会降低，当Q值降低到一定程度时会导致天线场强下降、波形的上升时间过长等问题。同时，也会带来面积的一定增加，这对微小型的产品来说也是不能接受的。

还有一个重要的因素，就是在圈数增加以后，线圈电感会增加，由汤姆逊公式：可见，达到谐振时的串并联电容会减小，当电容很小时，天线调谐会变得困难。因此，天线线圈设计时需要综合以上因素，得到最优值。之前的做法多是依照个人经验或者使用电感估算公式进行天线设计，这样的设计方法局限性很大，准确度也达不到设计要求，经常需要重新设计制板调整，费时费力。本文提出ADS 仿真方式来辅助天线线圈的设计，快速得到天线线圈的最优值。首先，在ADS中设计好天线尺寸、圈数和线宽、间距等。然后仿真得到线圈的电阻和电感的仿真值，根据仿真值，通过如下公式计算出串联电容C串联和并联电容C并联的值，再根据电容的合适程度调整天线线圈的设计。这样设计完成的天线线圈PCB 板图，在没有投板加工时，对其参数就有了基本准确的掌握。目前多次设计掌握的数据实测值与仿真值偏差小于5%，这个精确度的天线参数已经完全可以在设计阶段据此仿真值来进行设计。

4　调试

认证读卡器的调试至关重要。由于PCB 和元器件的寄生等因素，理论计算值拿来直接实际应用一般达不到EMV Contact less Level 1 的PCD Analo g认证测试的各项要求，再加上元器件的参数偏差，需要通过调试达到PCD 天线的最优值，满足认证测试的要求。接下来分别对认证测试中的瓶颈测试项目、场强项和波形项进行阐述。

4.1场强

天线要想输出较大的场强需要整个电路处于13.56MHz频率附近谐振的状态，并且输出阻抗适合。本文推荐使用矢量网络分析仪进行谐振频率和阻抗的调整，其具体方法为：首先采用如上节所述的理论计算值，然后根据在矢量网络分析仪上的测试情况对串联电容和并联电容进行微调。

下面阐述如何确定合适的匹配阻抗。首先，匹配阻抗取决于非接触芯片的发射电流能力，调整好的天线的发射电流需要小于芯片的额定最大电流值。其次，在电流增大过程中，场强不是单调增大的。通过对射频芯片的发射接口进行的电流与阻抗关系的对比实验可以得到电流与阻抗的关系。阻抗很小、电流很大时，其场强很小，随着阻抗的增加，场强随之增加，在阻抗为30Ω 左右时场强得到极大值。当阻抗进一步降低时，场强开始下降。这样，可以据此将天线阻抗调整到30Ω左右，以期达到最大场强。

4.2波形

在发射波形项的认证测试中，Type B波形中的Type B Index 项较难满足测试要求，主要原因在于测试受读卡器天线与EMV PICC互偶的影响，在不同测试位置天线各个参数变化较大，造成测试到的结果也会差别较大，甚至偏移出测试要求范围造成测试不能通过。在Type B Index项的实际测试中可以明显观察到EMV PICC在不同的测试位置对天线参数的影响造成Index值随位置变化。下面对其原因进行分析。首先，需要从Type B Index的产生原理入手，当PCD 芯片发送typeB 信号时，电路为非100%调制状态。当发送数据1时，电路状态与发射连续载波状态相同，芯片内部的P功率管全部打开，当然可根据输出功率需求，关闭部分P功率管，以降低输出功率。当发送数据0时，通过关闭更多的P 功率管，使电路发送数据0的输出功率小于发送数据1的输出功率，从而实现输出信号的非100%调制。

当空载天线空间内放入EMV PICC 时，可以简单等效于一个并联电容加在天线上，这样天线的谐振频率点减小。基于一般的天线Smith图对称于零虚部轴的情况，如果13.56MHz 频率点初始位置位于Smith图的电感象限内，那么加上EMV PICC以后13.56MHz 频率点的阻抗会先加大，加大到最大值（即零虚部点）以后又会减小，直到EMV PICC与天线距离为零，阻抗减到最小；而如果13.56MHz频率点初始位置位于Smith图的电容象限内，那么加上EMV PICC 以后13.56MHz频率点的阻抗会减小，直到EMV PICC 与天线距离为零，阻抗减到最小。这样，根据以上两点的分析，可以得出这样的结论：如果希望Type B Index变化率小，满足EMV L1规范的要求，就需要Rant 的变化率小，也就是需要天线的13.56MHz频率点初始位置位于Smi th图的电容象限内的合适的位置。如图7所示的频率点m1的位置是一个通过了测试、比较合适的例子。