陈艳

摘要：主要研究双逻辑低功耗运算电路设计，采用了函数逻辑立方体表示技术，进行了双模式的逻辑侦测与划分，并进行了RM逻辑面积优化。双逻辑低功耗运算电路设计是当前集成电路设计研究工作的重点内容，对降低运算电路功耗效果显著。

关键词：双逻辑；低功耗；运算电路

集成电路技术不断发展，工艺水平不断提升，集成电路设计工作面临着功耗、面积、速度、验证等方面的挑战，功耗与面积问题最为突出。双逻辑低功耗运算电路是近些年出现的一种集成电路设计方法，是一种性能高，功耗小的逻辑综合技术。

1 逻辑函数的立方体表示方法

集成电路设计中，逻辑级通常都认为是联接RTL级和物理级的关键环节，有着最为成熟的EDA工作，而在逻辑函数综合优化过程中，逻辑函数优化是非常关键的问题，采用优化的函数表达式能够得到优化更加充分的逻辑电路。现阶段，几乎全部EDAT具均采用AND/OR/NOT运算基传统布尔逻辑，也就是意味着现有EDAI具将无法实现基于RM逻辑实现的函数优化，而适用于TB逻辑实现的逻辑函数采用RM逻辑也不能实现函数最优化。现阶段关于双逻辑综合优化的研究还刚刚起步，发展基于双逻辑优化的逻辑电路综合与功耗优化技术是当前集成电路设计方面的研究重点。

人们经常采用立方体表示集成电路设计中的逻辑函数。对于单输出函数立方体，相交运算是在公共顶点形成的立方体，没有公共顶点表示相互之间不相交。……