王浩，谢文明，蔡思静，郑少锋

(福建工程学院 信息科学与工程学院，福建 福州 350118)

应用于中高速SAR ADC的低功耗少开关开关方法

王浩，谢文明，蔡思静，郑少锋

(福建工程学院 信息科学与工程学院，福建 福州 350118)

提出一种应用于中高速逐次逼近型模数转换器(successive approximation register analog-to-digital converter，SAR ADC)的低功耗开关方法，该开关方法不需要额外的基准产生电路，并且需要的开关数量最少。使用重置序列(0 1…1)而不是(1 1…1)可以使得第2个位转换周期消耗的开关能量为0。为了进一步降低功耗，参考电容C使用C/2(两个C串联)并联来实现，这样所需要的C的数量又减少了将近一半，开关功耗又减少了一半。在同样的开关数量下，提出的开关方法消耗开关能量和需要的电容面积最小。

低功耗； 少开关； 开关方法； SAR ADC

采样速率在几MS/s～几十MS/s，精度在8位～10位的高能效ADC在数据通信、成像技术和视频系统中需求量很大。SAR ADC没有预放大器，不会消耗静态能量，可以很容易达到轨到轨的信号摆幅。这意味着，很小的采样电容就可以产生很高的信噪比(signal-noise ratio，SNR)。随着CMOS工艺的不断改进，SAR ADC的转换速度和功耗越来越小。所以，在几十MS/s应用场合，SAR ADC得到了广泛应用。

在SAR ADC中，功耗主要来源于3个方面：比较器、SAR控制逻辑电路和数模转换器(digital-to-analog converter，DAC)电容网络。随着工艺的改进和电源电压的降低，SAR控制逻辑电路的功耗不断降低；比较器一般采用动态比较器，因为它不消耗静态能量，并且它的功耗与采样频率成正比。因此，SAR ADC的主要功耗来源于DAC电容网络。近年来，人们提出一些DAC电容网络的高能效开关方法[1-6]。和传统结构SAR ADC开关方法相比，单调结构开关方法[1]、基于VCM的开关方法[2]、三电平结构开关方法[3]、电荷均值结构开关方法[4]、Sanyal & Sun三电平结构方法[5]和混合三电平结构开关方法[6]开关能量分别减少81.2%，87.52%，96.89%，93.50%，98.43%和98.83%。其中，三电平结构开关方法[3]、Sanyal & Sun三电平结构开关方法[5]和混合三电平结构开关方法[6]需要3个参考电平。但是3个电平就需要基准产生电路，需要消耗大量的能量，因为基准产生电路的输出电阻要求必须很小[2]。与基准产生电路相比，开关方法消耗的能量只是很小部分，尤其在高速情况下[7]。并且3个参考电平需要更多的开关进行控制，这会导致控制电路更复杂。单调结构开关方法[1]和电荷均值结构开关方法[4]不需要第3个参考电平，但是所消耗的开关能量很大，主要是因为单调结构开关方法只有第1位转换不消耗能量，并且参考电容并没有得到充分利用；电荷均值结构开关方法需要更多的开关和传输门，这导致更复杂的数字控制电路。本文提出了一种高能效、少开关的开关方法，并且该开关方法只需要两个参考电压VREF和地。

1 低功耗、少开关的开关方法

3位两电平高能效结构开关方法如图1所示。在采样阶段，和单调结构开关方法[1]一样，采用上极板采样，但是最大电容下极板重置到地，其余电容的下极板重置到VREF。紧接着，采样开关打开，进行第1次比较，得到了最高有效位(most significant bit，MSB)，并没有消耗任何开关能量。接下来，根据MSB，输入电压小的一端DAC电容网络中的最大电容从地切换到VREF，但是该周期并没有消耗开关能量。通过第2次比较，得到了次高有效位MSB-1。其余数字码的产生过程和单调结构开关方法一样，比较器输入电压较大的一端对应的电容参考电压从VREF切换到地，其余电容保持不变，直到获得最低有效位(least significant bit，LSB)。

图1 3位开关方法Fig.1 The proposed 3-bit switching scheme

该方法前两位转换周期消耗的能量为0，并且参考电容C变为两个C/2(两个C串联)并联来实现。与单调结构开关方法相比，该方法需要的开关能量和C的数量大幅度减少。本文提出的开关方法和单调开关方法需要的开关数量一样少，这导致数字控制电路简单、容易实现。

图2 开关方法逐次逼近波形 Fig.2 Successive approximation waveform of the proposed switching scheme

2 开关能耗分析

图3 MSB-1转换周期能量消耗Fig.3 Switching energy consumption during MSB-1 bit cycle

为了进一步减小开关能量，参考电容C需要充分利用。把C拆分成两个C/2并联，而每一个C/2由两个C串联组成见图4。

图4 C拆分等效电路Fig.4 Component equivalent circuit of C

假设每一个数字输出码等概率出现，对于N位SAR ADC来讲，开关方法消耗的平均开关能量可以表示为

对于10位SAR ADC来讲，该开关方法消耗64 CVREF2，而传统结构开关方法需要消耗平均开关能量1 363.3 CVREF2，相对而言，笔者提出的开关方法减少了95.31%。而单调结构开关方法[1]和电荷均值结构开关方法[4]消耗开关能量分别减少了81.26%和93.5%。图5表示不同结构开关方法所消耗的开关能量和数字输出码之间的关系。很明显，本文提出的开关方法在不需要基准产生电路的开关方法中消耗平均能量最少的。

图5 不同结构开关方法消耗开关能量Fig.5 Switching energy consumption among different schemes

本文提出的开关方法和文献[1,4]的性能，包括开关能量、C的数量和开关数量，进行比较(见表1)。与单调结构相比，在同样开关数量的条件下，开关能量和电容面积分别减少了74.95%和49.41%，都是最少的。

表1 不同两电平结构开关方法性能比较Tab.1 Comparison of switch performances between two-level switch schemes

3 线性分析

根据公式(1)，为了得到更低的开关能量，C的值应该尽可能地小。实际上，C的大小主要由热噪声和电容失配决定。对于二进制权重的DAC网络来讲，主要由失配决定。为了分析DAC电容网络的静态特性，每一个电容都建模成均值和误差之和：

其中，Cu为C的均值，δi为Ci的误差。为了简化，把两个C串联等效于C/2。

考虑到电容的误差是独立同分布的高斯变量，它的方差为

其中σu为C的误差。

假设DAC电容网络没有初始电荷，则SARADC的线性由DAC输出电压决定。DAC的模拟输出电压可以表示为

VDAC(y)=(VINP-VINN)-

VDAC,err(y)=VDAC(y)-VDAC,ideal(y)=

其中，VDAC,ideal(y)为y对应的DAC输出电压均值。

忽略增益误差，微分非线性(differentialnonlinearity，DNL)定义为相邻两次DAC输出电压误差的差值，可以表示为

VDNL(y)=VDAC,err(y)-VDAC,err(y-1).

VDNL最大值的标准差可以表示为

同样的方法分析单调结构开关方法的SAR ADC的非线性，得到其DNL最大值的标准差与方程(2)相同，由此可知，减小开关能量并没有增加对电容匹配度的要求。

4 结论

本文提出了一种低功耗少开关的开关方法。与单调结构开关方法相比，在没有增加开关数量的条件下，开关功耗和所需要的单位电容数量分别减少了74.95%和49.41%，但是对电容的匹配要求没有增加。因此，本文提出的开关方法功耗低，并且需要的C和开关数量少，适合中高速SAR ADC的应用。

[1]Liu C C, Chang S J, Huang G Y, et al. A 10-bit 50-MS/s SAR ADC with a monotonic capacitor switching procedure[J]. IEEE Journal of Solid-State Circuits,2010,45(4):731-740.

[2]Zhu Y, Chan C H, Chio U, et al. A 10-bit 100-MS/s reference-free SAR ADC in 90 nm CMOS[J]. IEEE Journal of Solid-State Circuits,2010,45(6):1111-1121.

[3]Yuan C, Lam Y. Low-energy and area-efficient tri-level switching scheme for SAR ADC[J]. Electronics Letters,2012,48(9):482-483.

[4]Liou C Y, Hsieh C C. A 2.4-to-5.2 fJ/conversion-step 10b 0.5-to-4MS/s SAR ADC with charge-average switching DAC in 90nm CMOS[C]// IEEE International Solid-State Circuits Conference Digest of Technical Papers(ISSCC),2013:280-281.

[5]Sanyal A, Sun N. SAR ADC architecture with 98% reduction in switching energy over conventional scheme[J]. Electronics Letters,2013,49(4):248-250.

[6]Xie L, Wen G, Liu J, et al. Energy-efficient hybrid capacitor switching scheme for SAR ADC[J]. Electronics Letters,2014,50(1):22-23.

[7]Cao Z, Yan S, Li Y. A 32 mW 1.25 GS/s 6b 2b/Step SAR ADC in 0.13μm CMOS[J]. IEEE Journal of Solid-State Circuits,2009,44(3):862-873.

(特约编辑：黄家瑜)

Low-power consumption switching scheme with reduced switches for medium-or high-speed SAR ADCs

Wang Hao, Xie Wenming, Cai Sijing, Zheng Shaofeng

(College of Information Science and Engineering, Fujian University of Technology, Fuzhou 350118，China)

A low-power switching scheme for medium-or high-speed successive approximation register analog-to-digital converter(SAR ADCs)was proposed, which requires the fewest switches but does not need extra reference generation circuit. By resetting series (0 1…1) rather than (1 1…1), no switching energy was consumed during the second bit cycle. To further reduce the switching energy, C was realized by two C/2 in parallel where C/2 is two Cs in series. The required number of C and the switching energy were nearly reduced by half. The results indicate that the proposed switching method is the most energy-efficient and area-efficient with the fewest switches.

low-power；reduced switch；switching scheme；successive approximation register analog-to-digital converter(SAR ADCs)

2016-09-07

福建工程学院科研启动基金(GY-Z160057)；福建省教育厅资助项目(JAT160332，JAT160314，JA06031)

王浩(1987- )，男，山东滕州人，讲师，博士，研究方向：模拟及混合信号集成电路设计。

10.3969/j.issn.1672-4348.2016.06.016

TN43

A

1672-4348(2016)06-0593-04