钟俊

（中国振华集团永光电子有限公司贵州贵阳550000）

半导体芯片中等离子损伤解决对策

钟俊

（中国振华集团永光电子有限公司贵州贵阳550000）

本文采用关闭通孔过蚀刻过程中的磁场和减小钝化层的高密度等离子体淀积中的溅射刻蚀功率的两种方式，有效地降低了芯片所受到的损伤。利用对这两处工艺的优化，使PID变得可控，有效保证了芯片量产的质量。

蚀刻；等离子体淀积；PID

引言

在生产实践中，一款OTP（一次可编程）产品上附有存储器，采用标准的0.18μm的流程一般会导致数据保持力不够的现象[1]。企业为了有效改善此种现象，将接触孔的蚀刻阻挡层部分由以前的UVSIN400A+SION200A变成了SIN400A。这虽然提高了OTP的数据保持能力，但是却恶化了PID性能。PID是指一种重要的代表工艺可靠性能的参数，其数值表示了芯片的等离子对芯片的损伤程度[2]。接触孔蚀刻阻挡层的变化会对PID产生影响，而由于SIN400A在抗等离子体损伤方面能力不足，所以极易导致PID性能的恶化。在改善PID整体性能的过程中，研究的工作重点在于接触孔部位在蚀刻之后的工艺流程。研究分析发现，通孔的蚀刻和钝化层的高密度部分的等离子体的淀积极易导致较等离子体损伤[3]，所以这两步工艺已经成为改善PID的重点所在。首先，采用蚀刻过程中的等离子体对于芯片的关键部位进行物理轰击，用来后续所需要的图形。整个蚀刻过程中，采用关闭磁场的方式减轻等离子体对于芯片的损伤，进而提高PID的性能。……