周文彬 ， 贾绍磊 ， 梅年松 ， 张钊锋

（1.中国科学院 上海高等研究院 微纳器件中心，上海 201210；2.中国科学院研究生院 北京 100190）

随着物联网不断发展，人们要求智能传感器能准确感知环境，兼顾使用寿命长，自校准，自检测等功能，而模数转换器（ADC）连接模拟域与数字域，其性能严重制约着智能传感器性能发挥。为了有效检测传感器输出微弱信号，对处理微弱信号接口电路（含ADC模块）功耗要求严格[1]。在微弱信号输入高精度的开关电容（SC）系统中，确定采样电容及过采样率（OSR）后，需要热噪声低于计算值，但增加了OTA功耗。尽管随着CMOS集成电路工艺的不断进步,大幅度减少了传感器系统的数字功耗，但是含有ADC的模拟前端电路功耗并没有显著改善[2]。

在基于传感器的高精度信号检测系统中,要求信号带宽在20 Hz～50 kHz的范围内具有良好的性能。数字化传感器SOC常使用高分辨率、低带宽的 ΣΔADC[3－4]。 在设计 ΣΔADC核心调制器时如何兼顾高精度和低功耗是当今研究热点，如Nam、Sang－MinSu等[5]采用多比特量化技术达到高精确度，但是数字功耗过大，其中DWA和误差校准单元精确度要求极高。同时，为了积分器留有足够输出摆幅裕量，Z Cao，T Song等[6]采用分离路径伪差分放大器节约功耗，但是谐波失真明显，导致精度降低。

针对物联网传感器节点应用，本文选择四阶前馈单位量化ΣΔ调制器避免以上研究缺陷，利用MatlabSD－TOOLBOX及Simulink确定系统参数和电路子模块的系统指标。电路采用SMIC 0.18μCMOS工艺及1.2 V电压实现，设计目标为输入信号带宽在10 kHz范围内时，调制器精度达到14 bit，而功耗在同类设计中优秀。

1 系统设计

1.1 DT-ΣΔ调制器结构

离散时间（DT）ΣΔ调制器常被应用于低频智能传感器领域[7]。本文采用DT-ΣΔ调制器应用在物联网高精度信号检测接口电路中，设计目标是信号带宽在10 kHz范围内，精度达到14 bit。尽管级联结构比高阶ΣΔ调制器稳定性好，但级联结构的调制器对元器件的匹配性要求很高，否则就会有噪声泄露到信号中，同时需要高增益OTA。而多比特量化结构需要动态匹配单元（DEM），增加了功耗和系统设计的复杂性。

本文采用四阶前馈单位量化结构，主要具有以下优势：1）相对于传统的局部反馈结构调制器，前馈结构不仅可以实现相同的噪声传递函数（NTF），而且信号传递函数（STF）与环路参数不相关；2）输入信号直接加到量化器的输入端，一方面使信号传递函数在信号带宽内为单位增益；另一方面，积分器只处理量化噪声，降低了对积分器输出摆幅的要求，减小调制器的失调，同时为放大器的设计提供更大裕度，提高了整个调制器的动态范围，非常适合低电源电压使用。

系统参数通过Matlab SD-ToolBox中的synthesizeNTF函数，得到初始NTF:

图1为ΣΔ调制器的零极点分布图，图2为SNR与输入信号幅度关系图。

图1 ΣΔ调制器零极点分布图Fig.1 Zero and Pole ofΣΔmodulator

图2 SNR随输入信号幅值变化图Fig.2 SNR vs.input amplitude

1.2 行为级验证

为了能得到一个稳定的调制器系统，需要对调制器系统模型进行行为级仿真验证，本文采用SIMULINK建模，包括积分器建模、采样噪声建模、量化器建模等。运用数值迭代算法对从synthesizeNTF函数中得到的系统参数进行优化，得到最优参数值，结合实际电路综合考虑，确定[a1 a2 a3 a4]=[0.2 0.4 0.1 0.1]，[c1 c2 c3 c4]=[1 1 1 2]。 加入-4dBFs、3.4 kHz 的正弦输入信号，OSR等于64可以实现14.74 bit ENOB，系统仿真结果如图3所示。通过以上行为级仿真可以得到OTA增益大于43 dB，摆率大于4 V/μs即可满足系统要求，各级积分器输出幅度分别为 0.3、0.15、0.1、0.15。

图3 ΣΔ调制器输出频谱Fig.3 PSD of input signal

2 电路设计

2.1 ΣΔ调制器结构

本文设计的四阶前馈单位量化ΣΔ调制器采用开关电容技术实现，整体电路如图4所示。在1.2 V电源电压下，调制器的输入共模电压V cmi设为0.5 V，输出共模电压V cmo取在0.6 V，因此无需轨到轨OTA设计。量化器输入信号由电容求和电路提供，无直流功耗，而量化器输出直接反馈到第一级积分器，因此只需要在参考电压和采样电容间增加开关，即可完成1bit DAC功能。积分器开关由两相非交叠时钟控制，同时为了降低沟道电荷注入效应，对C1、C2进行延时C1d、C2d。 C1、C1d 为高电平时，完成采样；C2、C2d 为高电平时，完成积分。由于比较器是在电路输出稳定后工作，需要对C1d进一步延时为C1dd。本文前馈结构ΣΔ调制器采用开关电容实现加法器功能。该加法器的传递函数表示为：

式中Xi表示第i级积分器输出，Cfi表示第i级求和电容。

2.2 采样电容选择

ΣΔ调制器中采样电容越大，噪声抑制效果越好，但是增加了面积，因此在设计时需要折中考虑。由于第一级积分器没有噪声整形，需要大电容抑制噪声。与其相关的信噪比为：

图4 ΣΔ调制器电路架构Fig.4 Structure of the proposedΣΔmodulator

其中V p-p是输入信号的峰峰值，V p为输入信号峰值，M为第一级积分器的噪声，C s1是第一级积分的采样电容，k为玻尔兹曼常数，T为绝对温度，本文ΣΔ调制器反馈电压V refp、V refn分别为 0.75 V、0.25 V。14bitΣΔ 调制器的 SNR 需要达到86 dB，C s1大约为3.2 pF，考虑一定的设计裕度，取4 pF。经过第一级积分器噪声整形，后面各阶只需要考虑匹配即可。详细电容值如表1所示。

表1 采样及前馈电容值Tab.1 Parameters of sampling and feed-forward capacitors

2.2 调制器各级OTA设计

本文采用全差分折叠共源共栅结构，其优点是可提供较大的直流增益和输出摆幅。如图5所示，OTA用PMOS管作为输入级，以此来优化摆率、单位增益带宽，减小低频1/f噪声。采用开关电容共模反馈电路控制OTA直流工作点。通过行为级仿真得到各级积分器输出范围及第一级积分器OTA的基本参数，对第二三四级OTA进行适当增益缩放，以达到节约功耗的目的。各级放大器的性能指标见表2。控制信号检测电路主要是用来实现对输出控制信号的准确检测。

2.3 时钟产生电路

积分器工作需要两相非交叠时钟控制，同时为了消除与输入信号相关的沟道电荷注入，还需要同相时钟的延时。一般设计中都是采用与非门和反相器链路来实现，为了增大时钟的驱动能力在输出级都串联了逐级增大的延迟单元。

2.4 量化器

单位量化的ΣΔ调制器对量化器失调要求相对宽松，非理想因素如失调、非线性等都被调制器当做噪声进行了整形所以对系统的性能影响很小。采用动态可再生锁存比较器和SR锁存器组成的量化器即可，该结构特点是无静态电流，功耗低。

图5 折叠共源共栅OTAFig.5 Folded-Cascode OTA

表2 运算放大器性能指标Tab.2 Performance of the operational amplifier

3 仿真结果

本文ΣΔ调制器采用SMIC 0.18μCMOS工艺实现，加入0.3 V、3.4 kHz正弦波，在电压1.2 V，采样时钟为1.28 MHz的条件下，经过FFT得到功率谱密度，如图6所示，SNDR达到88.6 dB，有效位数为14.42 bit，带宽满足10 kHz要求。调制器功耗为196μW。采用如下公式计算FOM值：

将本文研究结果与相关文献结果进行对比，如表3所示。

图6 输出信号功率谱密度Fig.6 PSD of the output signal

表3 ΣΔ调制器性能对比Tab.3 Comparisons ofΣΔmodulator

4 结束语

文中针对智能传感器节点低功耗应用，通过系统行为级建模确定ΣΔ调制器各项参数，及OTA性能指标，提高了设计效率。同时通过电路模块进行低功耗分析，实现了一款低功耗高精度四阶前馈单位量化ΣΔ调制器，该类前馈结构降低了对第一级积分器OTA设计要求，同时对后几级OTA进行增益缩放，降低了功耗。该调制器可与数字滤波器构成高精度低功耗ΣΔADC，应用于物联网节点芯片中。

[1]Wu R，Huijsing J H，Makinwa K A.A 21b ±40mv range read-out ic for bridge transducers[C]//Solid-State Circuits Conference Digest of Technical Papers （ISSCC）， 2011 IEEE International， IEEE， Year:110-2.

[2]Chiu Y，Nikolic B，Gray P.Scaling of analog-to-digital converters into ultra-deep-submicron CMOS[C]//Custom Integrated Circuits Conference，2005 Proceedings of the IEEE 2005，IEEE，Year:375-82.

[3]Le H-B，Lee S-G，Ryu S-T.A regulator-free 84dB DR audio-band ADC for compact digital microphones[C]//Solid State Circuits Conference （A-SSCC）， 2010 IEEE Asian，IEEE，Year:1-4.

[4]Michel F，Steyaert M.A 250mV 7.5μW 61dB SNDR CMOS SCΔΣmodulator using a near-threshold-voltage-biased CMOSinverter technique[C]//Solid-State Circuits Conference Digest of Technical Papers （ISSCC）， 2011 IEEE International， IEEE， Year:476-8.

[5]Nam K，Lee S-M，Su D K，et al.A low-voltage low-power sigma-delta modulator for broadband analog-to-digital conversion[J].Solid-State Circuits， IEEE Journal of，2005，40（9）:1855-64.

[6]Cao Z，Song T，Yan S.A 14 mW 2.5 MS/s 14 bit ΣΔ modulator using split-path pseudo-differential amplifiers[J].Solid-State Circuits， IEEEJournal of，2007，42（10）:2169-79.

[7]Aziz P M，Sorensen H V.An overview of sigma-delta converters[J].Signal Processing Magazine， IEEE，1996，13（1）:61-84.

[8]Goes J，Vaz B，Monteiro R，et al.3.7 A 0.9 VΔ Σ Modulator with 80dB SNDR and 83dB DR Using a Single-Phase Technique[J].2006，

[9]Kuo C-H，Shi D-Y，Chang K-S.A Low-Voltage Fourth-Order Cascade Delta-Sigma Modulator in 0.18-CMOS[J].IEEETransactions on Circuits and Systems I:Regular Papers，2010，57（9）:2450-61.