张鸣芸，朱一帅

（1.中国电子科技集团第五十四研究所，河北石家庄050081；2.总参陆航部军代局，北京100050）

基于FPGA的低资源低功耗星载解调器实现

张鸣芸1，朱一帅2

（1.中国电子科技集团第五十四研究所，河北石家庄050081；2.总参陆航部军代局，北京100050）

星载解调器功能的日趋复杂带来了FPGA资源及功耗的大幅增加，这将对星载系统的可靠性造成不利影响。为了解决这个问题，提出了一种从算法选择及FPGA实现两方面来节约资源降低功耗的方法。首先对FPGA的资源及功耗特点进行了分析，然后以星载解调器设计为例，具体论述了开发过程中在算法选择以及具体实现过程中进行的低资源及低功耗设计方法。并对采用该方法设计的解调器进行了资源统计以及功耗测试，结果表明，该方法对解调器的资源及功耗进行了较好的缩减，提高了其可靠性。

FPGA；解调；资源；功耗

0 引言

当前，随着百万门航天级别FPGA的出现，利用FPGA进行星载调制解调器的开发已经越来越广泛，FPGA具有可重复编程的特点，便于在开发阶段修改及完善程序功能，可缩短开发时间，提高开发效率。然而随着星上处理复杂度及难度的提升，系统规模也趋于增大。这就带来了2个问题，一是航天级别FPGA容量有限，资源需求规模太大时仅靠1 片FPGA难以满足设计要求，可能需要多片FPGA共同实现系统功能，这就增加了系统的复杂度，对可靠性带来不利影响；二是大规模系统带来功耗的增加，功耗的增加也在一定程度上影响着FPGA乃至整个电路的稳定及可靠性。

1 FPGA资源及功耗分析

Xilinx公司的Virtex系列耐辐射FPGA功能强大、性能高、可重新配置，抗空间辐射能力强，逐渐成为空间电子产品设计中常用的FPGA产品［1，2］，Xilinx FPGA的基本结构包括：可配置逻辑功能块（CLB）、可编程I/O块以及可编程互连资源（ICR）。为了布局布线的成功和系统的稳定性，一般来说FPGA的资源占用不应超过85％，对星载系统来说更是如此，因为考虑到抗单粒子的要求，星载FPGA代码通常采用全部或者部分的三模冗余技术［3］，这使得星载系统对资源的消耗更加关注。在星载解调器实现之时，节约资源是至关重要的一步，出于“简单即可靠”的设计思想，在不影响功能、性能、可靠性的前提下，采用尽可能少的资源，尽可能简单的方法实现系统设计，使得系统使用的FPGA芯片尽可能少，是在进行解调器算法设计之前需要考虑的问题之一。

而FPGA功耗的大小也关乎系统稳定性，在进行算法设计的同时也将低功耗设计考虑在内，将低功耗的思想贯穿于设计的始终。FPGA电路的功耗由静态功耗和动态功耗两部分组成［4］。其中，静态功耗总是存在的，即使系统处于待机被挂起在没有开关动作的状态时，这是因为静态功耗是在系统上电后，是由晶体管的漏电流所产生的。动态功耗主要由电容充放电引起，其主要的影响参数是电压、节点电容和工作频率。静态功耗主要与器件选择相关，而动态功耗则是电路的信号翻转率成正比［5－7］。总而言之，在系统中FPGA器件自身的功耗取决于FPGA芯片的选择、系统工作时钟频率、信号翻转率（是指在一个时钟周期内信号发生一次跳变的概率）等以及FPGA内部和管脚的资源利用率等。由于没有一种单一的、智能的方法能够实现功耗的降低，因此在综合考虑系统性能、成本、稳定性以及易用性等多项指标因素的前提下进行低功耗的设计。

2 解调器算法方面低资源功耗设计

星载解调器主要完成对接收的上行数据进行解调处理的功能。作为数字处理的核心部分，FPGA代码的主要功能是接收星上遥控指令，发送遥测数据，对输入的多速率中频采样数据进行解调处理及组帧输出。其中FPGA代码最主要的功能构成部分是对数据流的处理，包括下变频、滤波、帧头的捕获、时钟载波环的恢复等等，这些部分目前已有较为成熟的算法。但是在设计时需要特别考虑资源与功耗的关系，主要有算法的规模、复杂度以及工作时钟的频率。因此在解调器算法设计过程中遵循了如下原则：在不影响功能性能的前提下选用尽可能简单或者资源优化的算法，在不增加资源的前提下采用尽可能低的工作时钟。下文介绍的基于一阶采样的下变频以及基于时分复用的多相抽取滤波就是其中具有代表性的一些算法设计。

2.1 利用一阶采样进行下变频

目前直接中频采样技术的应用已经越来越广泛，其具备I、Q通道在幅度一致性和相位正交性上的精度高的特点，而且降低硬件的复杂度，但是其相对零中频采样需要较高的采样时钟。因此，在后续FPGA内部的处理时，例如下变频等处理时面临着较高的工作时钟，这意味着较高的时钟驱动的乘法器以及Block RAM资源，这将对FPGA的稳定性造成影响。因此在解调器设计时选择了一种一阶采样的方式进行下变频［8，9］，如图1所示。这类方法通过选择采样频率fS＝4f0/（2M－1）（f0为中频信号载频，B为信号带宽，M为正整数，fs≥2B），使中频信号采样后经过简单的符号修正，即可交替得到数字I和Q信号，最后通过移相滤波得到相同采样时刻的数字I/Q信号。采用该种方法仅使用简单的符号变换完成了下变频的功能，极大地节约了资源，相较常规的下变频方法需要高速时钟驱动，该种实现方法较为简单，所需时钟频率仅为之前的一半，减少了电路的不稳定因素。

2.2 采用多相且时分复用的抽取滤波形式。

由于解调器接收的数据为多级速率信号，需要进行抽取滤波，在设计中为了满足需求选用了FIR滤波器，FIR滤波器虽然具有线性相位的特点，但是其所需阶数较高，相应的所需要的FPGA乘加资源就较多。目前多相滤波［10］方式得到了较为广泛的应用，设滤波器的冲击响应h（n）的Z变换H（z）为：

将求和式重写为：

式中，

它可以有效降低运算复杂度，但是系统资源未得到减少，为了进一步减少系统资源，因此采用了一种基于复用的多相抽取滤波器设计［11，12］，利用相对高速的时钟在一个抽样周期内实现一组滤波器的分时复用，而这个复用可以进一步减少资源耗费。例如在抽取倍数为3时仅占用了1/3的乘法器以及slice资源。这种方式极大地减少了资源耗费，虽然由于工作时钟的提高导致动态功耗有所上升，但是考虑到节省了数千slice资源以及百余乘法器，这种方法在资源紧张的情况下就比较具有优势了。

3 FPGA编程实现方面低资源低功耗设计

图1 基于一阶采样的下变频方法

在解调器开发过程中，除了在算法选择时就考虑到节约资源降低功耗的需求之外，在FPGA编程实现方面也对此进行了研究。主要包括根据需求选择适当的I/O标准、采用使能信号控制不必要的功能模块、使用一个DCM等几个方面。

3.1 选择适当的I/O标准

FPGA的功耗中管脚触发器翻转的动态功耗和静态功耗占有较大比重，而这两种功耗都与I/O有关，不同的I/O标准所消耗的功耗相差很大，例如，通常使用的LVDS（低压差分信号）就是一个高功耗的I/O标准。在实现时仅在对数据传递要求较高时，如AD采样数据入口处应用此种标准，其他对速率不敏感的端口就采用了较低功耗的LVCMOS标准以降低功耗。

3.2 采用使能信号控制不需要的功能模块

解调器存在一些功能模块只有在满足一定触发条件下才有意义，不需要随时更新，但是这些模块一直在运行，这就使得FPGA的功耗无意义地浪费掉。因此采用使能信号控制这些模块，使其在需要工作时才工作。

3.3 使用一个DCM

DCM广泛用于生成不同频率或相位的时钟，并且DCM消耗的功率也不容忽视［13］；因此应尽可能限制使用DCM。解调器内部使用了多个分频时钟，原本采用两级DCM串联输出这些所需的时钟，但是经过分析发现，这种串联的方式控制相对复杂，功耗也高，因此在仔细分析了DCM的端口功能之后，充分利用1个DCM多种输出（如CLK2X、CLKDV和CLKFX），输出了所有所需时钟，这种方式简化了控制，也节省了资源及功耗。

4 资源统计以及功耗测试结果

由于采用低资源低功耗的设计理念，在解调器开发时成功地将原先由2片FPGA实现的功能缩减到1片FPGA实现，首先从硬件上减少了复杂度，如表1所示为FPGA资源前后对比表。由此可见，FPGA的资源，尤其是slice和乘法器得到了大幅减少，这也有助与降低FPGA的功耗。而经过实际测量，FPGA功耗如表2所示。由表中可见FPGA功耗为4.1W较之前的4.9W也降低了接近20％。

表1 FPGA资源前后对比表

表2 FPGA功耗计算表

5 结束语

为了减少FPGA过大的资源及功耗对星载解调器可靠性的影响，在星载解调器的设计与实现过程中，对FPGA资源及功耗进行了分析，在算法选择及编程实现两方面降低FPGA的资源及功耗。选择低资源功耗的算法首先控制了解调器资源及功耗的规模，使其限定在一定范围之内，其后编程实现时也对资源功耗进行了有效缩减，减少了不必要的资源消耗。最终在不影响功能性能的前提下完成了解调器的设计与实现，成功地将原先由2片FPGA实现的功能缩减到1片FPGA实现，经过实际测试，在资源大幅降低的同时，功耗也减少了接近20％，同时减少1片FPGA也简化了硬件电路设计，缩减了体积与功耗，提高了解调器的可靠性。

［1］宋克非.FPGA在航天遥感器中的应用［J］.光机电信息，2010，27（12）：49－54.

［2］林金永.高层次设计和FPGA技术在航天电子系统中的应用探讨［J］.航天控制，1997（1）：69－72.

［3］高 鹏，庞宗强，周同.Virtex FPGA抗单粒子翻转技术［J］.无线电通信技术，2014，40（4）：73－76.

［4］杨志坤.基于FPGA系统的低功耗研究与设计［D］.西安：电子科技大学，2010：8－11.

［5］韩 雪，郭文成.FPGA的功耗概念与低功耗设计研究［J］.单片机与嵌入式系统应用，2010（3）：9－11.

［6］李 辉，吴 争.一种低功耗通用调制解调平台的设计及实现［J］.无线电工程，2014，44（1）：78－80.

［7］王艳君，庄云胜.卫星移动通信终端的低功耗设计［J］.无线电工程，2013，43（6）：10－12.

［8］王飞雪，郭桂蓉.基于二阶采样的免混频全数字化正交解调［J］.电子学报，1999，27（6）：118－119.

［9］王国庆，卢焕章，魏玺章.基于二阶采样和二次混频的全数字正交解调［J］.中国电子科学研究院学报，2010，5（1）：47－48.

［10］宗孔德.多抽样率信号处理［M］.北京：清华大学出版社，1996.

［11］王玉萍，黄耀群.一种基于FPGA节省资源实现FIR滤波器的设计方法［J］.信息与电子工程，2010（8）：455－458.

［12］苟晓刚，周红彬.一种新的多相滤波结构在FPGA中的实现［J］.无线电通信技术，2004，30（4）：53－54.

［13］Tim Tuan，Steve Trimberger.FPGA架构的功耗［J］.今日电子，2007（9）：86－89.

Im p lementation of Satel1ite Demodulator w ith Low Resources and Power Consum ption Based on FPGA

ZHANG Ming⁃yun1，ZHU Yi⁃shuai2
（1.The 54th Research Institute of CETC，Shijiazhuang Hebei 050081，China；
2.Delegate Bureau of the Department of the Army Aviation，GSD，Beijing 100050，China）

Themore and more complex functions of satellite demodulator result in greater consumption of resources and power of FPGA，which has a negative influence on the reliability of satellite system.A method that combines algorithm design and FPGA imple⁃mentation is applied to reduce this influence.The resources and power consumption of FPGA is analyzed first，then the design of resources and power conservation is introduced in detail in the developing process of satellite demodulator.At last，the resources and power consumption of satellite demodulator is accounted and tested.The test result indicates that the consumption of resources and power is significantly reduced，and the reliability of system improved.

FPGA；demodulation；resources；power consumption

TN927＋.2

A

1003－3114（2015）04－108－3

10.3969/j.issn.1003－3114.2015.04.28

张鸣芸，朱一帅.基于FPGA的低资源低功耗星载解调器实现［J］.无线电通信技术，2015，41（4）：108－110.

2015－03－05

国家部委基金资助项目

张鸣芸（1983—），女，工程师，主要研究方向：卫星通信。朱一帅（1983—），男，工程师，主要研究方向：数据处理。