孙志雄+谢海霞

摘要： 在数字通信系统的数据传输中，多数通信数据为串行方式，而大多数处理器要求数据以并行方式存储和处理，所以经常需要将串行传输的数据变换成并行传输，或者将并行传输的数据变换成串行传输，这时就需要串并/并串转换器。在此介绍了串并/并串转换器基本原理，并通过Quartus Ⅱ仿真平台进行仿真验证，最后下载到FPGA芯片EP1K30QC208⁃2实现了串并/并串转换器的设计，仿真及实验结果表明采用此设计方案是可行的。

关键词： 串并转换； 并串转换； VHDL； FPGA

中图分类号： TN919⁃34； TP391文献标识码： A文章编号： 1004⁃373X（2014）08⁃0151⁃02

Design of high⁃speed serial parallel / parallel serial converter based on FPGA

SUN Zhi⁃xiong， XIE Hai⁃xia

（ College of Electronics and Information Engineering ， Qiongzhou University， Sanya 572022， China）

ABSTRACT：In data transmission of digital communications， the majority of communication data is transmited in serial mode， but data storage and processing of most processors are required in parallel， so a serial to parallel or parallel to serial converter is needed to transform data serial transmission into parallel transmission， or transform data parallel transmission into serial transmission. The basic principles of serial parallel and parallel serial converters are introduced in this paper. The serial parallel and parallel serial converters was verified with VHDL language on Quartus II. The design of the serial parallel and parallel serial converter was implemented with The programming data files downloaded to FPGA chip EP1K30QC208⁃2. The simulation and experiment results indicate that this design scheme is feasible.

Keywords： serial parallel conversion； parallel serial conversion； VHDL； FPGA

随着信息技术的高速发展与通信方式的多样化，为了满足数据通信的需要，出现了各种各样的电子通信设备，这些电子通信设备中的数据传输有并行和串行传输。这样在数据传输过程中，就需要将串行传输的数据变换成并行传输，或者将并行传输的数据变换成串行传输，这时就需要串并/并串转换器。串并/并串转换器实现串并转换和并串转换的功能。串并转换是在时钟驱动下，将单比特的位数据流输入寄存器，并依次逐位移动，直到寄存器满了为止，然后直接读取并行输出。并串转换是载入并行的数据，在同步信号为有效电平时，寄存器内的数据被逐位移出。一般实现串并、并串转换的功能可用数字电路的移位寄存器、数据选择器等集成电路完成，但是其不利于扩展。本文通过VHDL语言编程与原理图设计相结合，通过现场可编程门阵列FPGA进行实现，对改变串并转换的数据位宽、数据存储与处理等都比较方便，也便于对电路进行改进与扩展[1⁃6]。……