王 驰，王 健，杨 萌，来金梅

(复旦大学专用集成电路与系统国家重点实验室，上海201203)

现场可编程门列阵(Field Programmable Gate Array，FPGA)是由可编程功能块(Configurable Logic Block，CLB)、可编程互联单元以及可编程输入输出单元组成的模块阵列.为了满足应用电路日益复杂的资源和性能需求，FPGA的CLB阵列规模不断扩大，并越来越多地使用具有某些特定功能的可编程知识产权(Intellectual Property，IP)核来取代CLB实现.在这样的发展趋势下，FPGA中的静态随机存储单元(Static Random Access Memory，SRAM)以及配置位流中需要承载的配置信息随之增多［1］，由此人们提出了位流压缩的概念，即先对原有位流文件进行无损压缩后存储，下载时再由解压缩电路还原后传送给编程下载模块.压缩FPGA的配置位流能够有效减少其存储空间和下载时间，这在芯片规模和密度日益增大的今天变得更加具有研究和应用价值.在一些对存储器要求较为苛刻的环境下，例如航空电子领域，较小存储需求意味着更低的存储器成本和更强的鲁棒性.同时，位流压缩还能减少FPGA配置时间.由于从存储器中读取位流数据的速度相对较慢，而解压缩过程使用硬件实现，速度很快，因此位流的传输时间才是构成配置性能的瓶颈.压缩后的位流数据量减少，意味着位流文件的传输时间减少，从而减少了整体的配置时间.

目前所提出的位流压缩算法均基于已有的文本压缩算法.Huffman编码［2］以及算术编码［3］是基于统计模型的压缩方法，根据符号出现的统计频率生成编码树，在解压缩时除了需……