郑雪丽，汪 涛

（重庆大学 物理学院，重庆 400040）

随着嵌入式技术和网络技术的发展，各种应用设备的网络成为未来发展的一个重要方向，网络相机就是近年来在传统相机的基础上结合网络技术发展而来的。随着人们生活水平的提高，人们对相机图像分辨率不断提出新的要求，传统的基于ARM和DSP等技术的网络相机已经无法达到实时要求。本文采用集成度高、灵活性高以及并行处理能力强的FPGA作为系统核心器件来设计一款500万像素实时压缩与传输的高清网络相机，重点介绍在FPGA平台上提高DM9000A发送数据带宽的两点应用改进。

1 硬件设计

DM9000A是Davicom公司推出的一款高速以太网接口芯片，是完全集成的符合成本效益的单芯片快速以太网MAC控制器，其功耗低，处理性能高，而其操作又非常简单，具有通用的处理器接口，可以与多种处理器直接连接，数据总线宽度可设置为8 bit和16 bit，支持 3.3 V和5 V电源模式[1]。

EP3C55是Altera公司低成本、低功耗的CycloneⅢ系列FPGA器件，该器件具有5.5万个IE逻辑单元，2.4 MB的嵌入式RAM资源和312个硬件乘法器[2]。

在本设计中，EP3C55控制整个系统的运行。EP3C55首先需要完成对DM9000A的初始化。完成对CMOS摄像头的初始化，然后启动图像采集，对图像数据进行JPEG压缩，再通过 DM9000A发送至 PC，同时 DM9000A还接收从PC发送过来的控制数据帧，由FPGA负责对数据进行解析并进行相应的控制操作，系统的硬件设计框图如图1所示。

图1 系统硬件框图

系统中FPGA与DM9000A的接口如图2所示，DM9000A采用 16位总线操作模式，SD0～SD15、CMD、INT、IOR、IOW均与 FPGA的通用I/O口相连。

2 对FPGA操作DM9000A的改进

2.1 Nios CPU与硬件模块切换操作DM9000A

本设计使用DM9000A实时传输JPEG压缩后的500万像素图片，需要达到14帧/s的实时速度。……