周莹 邹连英

【摘要】 本文介绍了基于USB2.0的EZ-USB FX2系列接口芯片之一CY7C68013，为解决PC与FPGA的高速数据传输，利用芯片的SlaveFIFO主从模式将CIS传感器采集的纸币数据准确无损地传给PC机，利用verilog HDL语言在FPGA中产生相应的控制信号，最终实现对数据的快速传输，在上位机得到CIS采集的清晰的纸币画面。

【关键词】 FPGA CY7C68013 SlaveFIFO模式 USB 纸币图像数据

一、引言

USB全称为通用串行总线，是一种作为外围设备与计算机之间通信的标准接口，具有可热插拔、即插即用、快速、双向、以及价格低廉等特性，获得了越来越多用户的接受。本文使用支持USB2.0协议的CY7C68013接口芯片，作为FPGA与PC之间的传输接口。

二、系统总设计

本文利用FPGA芯片作为系统的逻辑控制核心，控制CIS传感器采集纸币数据，并通过A/D将数字信号最终存入SDRAM。USB接口与上位机通信，只需将SDRAM中的数据通过USB传输到上位机显示。整体设计如图1所示：

2.1 USB枚举过程

当集线器端口悬空时，被电阻下拉，当设备插入到集线器时，接了上拉电阻那条数据线的电压对集线器来说，是一个高电平信号，集线器检测到此状态后，报告给USB主控制器，此时便检测到设备。USB的枚举过程是主机获取USB设备信息的过程。

（1）USB主机检测到有设备插入后对其复位，使用缺省地址发送获取设备描述符的标准请求，主机获取到一个数据包的设备描述符并确认无误后，开始进入设置地址阶段。（2）USB主机向缺省地址发送设置地址的请求，设备受到该请求后，直接进入到等待主机输入令牌包，主机确认收到后发送ACK，设备收到ACK之后开始启用新地址。……