郑 乾,晏 敏,赵建中,李 优,张 锋

(1.湖南大学物理与微电子科学学院,长沙410082;

2.中国科学院微电子研究所专用集成电路与系统研究室,北京100020)

基于PCIE2.0的物理层弹性缓冲器设计

郑 乾1,2,晏 敏1,赵建中2,李 优2,张 锋2

(1.湖南大学物理与微电子科学学院,长沙410082;

2.中国科学院微电子研究所专用集成电路与系统研究室,北京100020)

弹性缓冲器是PCIE,USB等高速串行总线物理层接收器的重要组成部分,用于物理层接收器中恢复时钟与本地时钟的频率补偿和相位同步,对信号的传输质量起着重要作用。基于PCIE2.0协议,采用存储器常半满的实现方式,设计一款深度、宽度均为10的弹性缓冲器。该弹性缓冲器应用于PCIE2.0的物理层设计中,并采用SMIC 55 nm CMOS工艺实现。芯片测试结果表明,该弹性缓冲器满足PCIE2.0协议的要求,可正常工作于500 MHz的时钟频率下,实现恢复时钟与本地时钟的频率和相位补偿,保证了接收器正常接收数据。

弹性缓冲器;频率补偿;SKP指令集;半满方式;异步FIFO

1 概述

PCI Express(PCIE)是第三代高性能 I/O总线,主要用于计算机与通信平台等应用的外围I/O互连[1]。PCIE总线采用串行高速差分总线替代传统的并行总线,并采用端到端的连接方式,能够获得更高的系统吞吐量,正在逐渐全面取代PCI和AGP总线,成为新的局部总线工业标准[2]。采用PCIE总线进行通信时,发送器采用差分对的方式发送串行差分信号,接收器则采用时钟和数据恢复电路从接收到的串行差分信号中恢复出时钟和发送器传送过来的串行数据[3]。由于发送器与接收器均有自己的独立时钟源,两者的时钟频率及相位可能存在一定的偏差,即接收端恢复出来的时钟与本地的参考时钟可能存在一定偏差。……