张志伟

(陕西理工学院物理与电信工程学院，陕西 汉中 723000)

0 引言

随着微电子技术和计算机技术的不断发展，在涉及通信、国防、航空航天、工业自动化、仪器仪表等领域的电子系统设计中，单板互连密度不断加大，时钟速率越来越高，信号边缘速率越来越快，高速互连中的信号噪声干扰日趋严重［1］。因此，如何处理高速互连设计中的信号完整性问题成为一个设计能否成功的关键因素，而高速电路中的信号噪声包括互连线反射噪声、互连不连续性引起串扰噪声、电源/地线的电磁耦合引起的电源网络同步开关噪声等，其中由于串扰问题造成的噪声干扰占据主要地位［2］。

互连传输线是芯片中连接电路和结构的最基本线路单元，不同的互连长度在不同的频率内表现出不同的特性，传输线参数寄生效应对信号完整传输的负面影响也开始越来越明显，串扰耦合噪声可能发生在芯片、PCB板、连接器、芯片封装和通信电缆等各类器件上［3］。假设在高速电路样片检测时发现串扰噪声引起的信号完整性问题，就必须重新设计，也就意味着成本的提高、研发周期的增加。因此，为有效抑制高速互连设计中的串扰噪声，确保高速传输信号的质量，本文通过Hyperlynx软件建模仿真来分析串扰噪声的影响因素和控制方法，为达到高速互连设计目标提供布线前的有效指导。

1 高速互连下串扰仿真模型的优化

由于任何互连传输的信号都具有带限特性，建模所追求的是在某一带宽内能够准确描述互连电气特性的简单模型，而不是复杂的精确的模型。互连特性区域是拓扑结构和模型选择的依据，在不同的频率范围内，传输损耗的特性不同，损耗曲线的斜率在各个区域内的变化是可以预测的。

平行传输线串扰模型中受害线上的串扰噪声受多种因素的影响，例如平行传输线间距、传输线耦合长度、阻抗端接匹配、信号层与地平面的位置等。对参数设置未做任何优化处理的三平行传输线串扰模型进行仿真，其受害线接收端和驱动端的串扰电压波形幅度大的为接收端的串扰电压，幅度较小的为驱动端的串扰电压。

减小串扰的一个最常用的办法就是增加平行传输线之间的间距［4］，另外，通过调整 PCB的叠层结构参数也会对串扰有较大影响［5］。经过增大平行传输线间距和减小介质层厚度优化后，受害线接收端的串扰电压峰值基本能降低到设计标准以内，但远端串扰和近端串扰波形上的过冲依然严重［6］。

2 二线耦合模型的分析

2.1 耦合长度与饱和长度比例对近端串扰的影响

布线前仿真原理图建模功能通过指派驱动器、接受器，激活传输线后即可对受害线进行串扰仿真分析。LineSim原理图中的耦合域信息可以根据需要自行定义，任何一根传输线的参数设置可以根据需要修改调整。

图1为建立的二平行传输线耦合模型，在两层PCB板的布线层布设两条平行传输线，分别定义为攻击线和受害线，攻击线的左端连接驱动器加载激励信号，攻击线的另一端和受害线两端均通过端接电阻连接接地层。模型参数设置如下:传输线类型设置为微带线，饱和长度为101.6mm，耦合长度可分别设置为 76.2、101.6、152.4、203.2mm，开关信号上升时间 RT=1/(10 × Flock)=0.5 ns(其中 Fclock为时钟频率，单位为MHz)，其信号传输速度为203.2mm/ns。

对于近端串扰而言，耦合长度在未到达饱和长度与超过饱和长度对近端的串扰电压有不同的影响，若设计时耦合长度比饱和长度小，则近端串扰电压值与耦合长度和饱和长度比例之间的关系就值得进一步探讨。当耦合长度未到101.6mm(其饱和长度)时，耦合长度越长其近端串扰电压峰值就越大;而当耦合长度大于饱和长度时，噪声的电压将达到一个稳定值，这个最大电压的幅度被定义成近端串扰值。从图2可以看出，近端的串扰电压在耦合长度为152.4～203.2mm时峰值不再变化，只是宽度增加，这充分验证了该规律。

图1 二平行传输线耦合模型

图2 耦合长度为152.4mm和203.2mm时近端的串扰电压波形

2.2 开关信号上升时间对远端串扰的影响

远端噪声以脉冲形式出现，它实质上是信号边沿的微分。耦合电流是由d V/d t和d I/d t产生的，并且在信号沿着攻击线传输时，静态线上产生的噪声脉冲也向前传输。脉冲宽度就是信号的上升时间，随着上升时间减小，远端噪声的脉冲宽度也减小，而峰值增加［7］。在二平行传输线耦合模型中将耦合长度设置为254mm，线宽和间距设置为0.127mm。分别将信号时钟频率Fclock设置为1000 MHz和2000 MHz，此时开关信号上升时间RT分别为0.1 ns和0.05 ns，运行仿真则远端的串扰电压波形如图3所示。

图3 RT=0.05 ns和RT=0.1 ns时远端的串扰电压波形

2.3 紧耦合微带线的串扰

耦合微带线通常出现在制作微波集成电路平面结构中，当两条传输线紧靠在一起时，由于各条传输线的电磁场的相互作用，在传输线之间就会产生串扰耦合噪声［8］。两条均匀传输线的每端都有一个匹配的端接时，只要知道横截面的几何结构和材料性质，就可以计算出近端和远端的噪声电压。图1给出的二平行传输线耦合模型中包括了一个微带线对﹑驱动器和接地电阻的耦合线结果，将其中的传输线类型由微带线设置为紧耦合微带线，得到紧耦合微带线串扰仿真的电路原理如图4所示，原理图中包括了一个紧耦合微带线对﹑驱动器和接地电阻的耦合线结果。

图4 紧耦合微带线串扰仿真的电路原理图

该仿真的几何结构是紧耦合92Ω微带线，线宽为0.1524mm，间距为0.2032mm，其中动态线的一端连接低阻抗驱动器，其他各端连有端接电阻，其动态线和静态线上的仿真电压波形如图5所示。仿真结果说明了在这种情况下，静态线远端的噪声非常重要，因为对噪声非常敏感的接收器就在这里。而在高速互连设计中需要特别注意，在静态线远端，即接收器处的实际噪声是很复杂的。

图5 动态和静态线上的仿真电压波形

3 抑制串扰的策略总结

高速电路设计是一个复杂的系统工程，包括串扰噪声干扰在内的各类信号完整性问题都会造成设计失败，因此，高速电路设计师在前期仿真设计时必须全面规划信号完整性分析，在设计中采用相应的方法来避免重复设计［9］。在设计过程中运用以前的经验并结合上面的仿真结果分析，得到如下减小串扰噪声干扰的策略:

(1)对于近端的串扰，耦合长度在未到达饱和长度与超过饱和长度对近端的串扰电压有不同的影响:当耦合长度大于饱和长度时，噪声的电压将达到一个稳定值;但当耦合长度比饱和长度小时，实际电压的峰值与耦合长度和饱和长度的比值成比例。

(2)对于远端的串扰，随着上升时间减小，远端噪声的脉冲宽度也减小，而峰值将减小。

(3)两条均匀传输线的每端都有一个匹配的端接时，只要知道横截面的几何结构和材料性质，就可以计算出近端和远端的噪声电压。

(4)容性耦合和感性耦合产生的串扰随受干扰线路负载阻抗的增大而增大，所以在攻击线和受害线上采用端接技术可以减小串扰耦合干扰的影响。

(5)在布线条件许可的情况下，尽量增大可能发生串扰耦合传输线之间的距离，减少并行传输走线的长度;减小信号层与电源层和地层之间的介质层厚度，或在相邻的信号传输线间插入一根地线也可以有效减小容性串扰。

［1］张志伟.模数混合信号集成电路自动设计技术研究［J］.陕西理工学院学报:自然科学版，2013，29(4):25-28.

［2］张志伟，李玉山.电磁带隙结构在同步开关噪声抑制中的应用分析［J］.电讯技术，2010，50(3):64-68.

［3］颜学龙，梁晓琳，尚玉玲.多攻击线引起的串扰时延故障的TPG［J］.微电子学与计算机，2008，25(11):153-156.

［4］王爱珍.高速数字PCB板设计中的信号完整性分析［J］.现代电子技术，2009，32(1):177-180.

［5］李雪峰，权赫.基于隔离带方法的两平行微带线间串扰抑制分析［J］.计算机测量与控制，2011，19(9):2237-2240.

［6］丁立涛，初秀琴，范欣.端接方式对改善高速电路串扰的分析研究［J］.电子科技，2011，24(3):40-44.

［7］杨华，陈少昌，朱凤波.高速数字电路PCB中串扰问题的研究与仿真［J］.电光与控制，2012，19(3):90-94.

［8］李丽平，李玉山，贾琛，等.耦合微带线的散射参数特性分析［J］.电子与信息学报，2008，30(11):2755-2758.

［9］郭土华，徐晓.基于高速嵌入式系统的信号完整性分析［J］.电子技术应用，2011，37(1):55-58.