应　斌，严济鸿，何子述

(电子科技大学电子工程学院，四川成都　611731)

0　引言

随着电子学技术的飞速发展，信息科学实验的种类和数量以及科学实验所产生的数据量不断增加。在通信领域，为了实现高速数据中继和测距、测速，必须首先解决传输速率高所带来的问题。现在高速数据采集系统存在许多技术瓶颈，如数据存储深度、数据高效和突发传输、实时处理、数据重复回放等[1]。文中提出了一种高速数据采集方案以满足这些需求。

1　系统方案

硬件系统采用光接口输入原始数据，使用FPGA进行数据的转移以及命令的控制。使用大容量DDR2进行数据在硬件部分的缓存。由cPCI芯片作为硬件板卡与上位机连接的接口芯片负责上位机与硬件板卡的指令以及数据的交互。

整个系统由计算机软件控制，当计算机发送采集命令后，FPGA接收来自光模块的数据然后存入DDR2中，当接收到的数据量满足命令的需求时再由DDR2读出通过PCI总线发回计算机中进行保存和显示。系统结构如图1所示。

图1　数据采集系统框图

2　硬件电路设计

2．1板级电路设计

光收发电路采用单模和多模两种接口，单模器件US0T22D224，单模输入时接口最高数据率2．5 Gpbs，参考时钟125 MHz；多模器件使用MXT-488SIT-F，多模输入时接口最高数据率2G pbs，参考时钟100 MHz．DDR2芯片采用MT47H64M16。系统中，FPGA作为整个系统的控制芯片，不仅仅需要配置芯片CY7C09449完成复杂的PCI总线接口协议，还必须控制高速缓冲器DDR2 SDRAM，设计采用Stratix II GX系列FPGA，型号为EP2SGX90F1508。cPCI芯片使用PCI总线接口控制芯片CY7C09449。该芯片符合PCI 2．2总线规范，满足33MHz，32位的PCI总线，主要资源是一个大小为128kb的双口SRAM，它是本地微处理器如FPGA与PCI总线端的共享存储区。……