基于FPGA的面阵CCD驱动时序设计
2014-03-18韩军杨少华尚小燕
韩军 杨少华 尚小燕
摘要: 针对柯达公司的前照明行间转移型面阵CCD KAI0340,对它的驱动时序进行详细的分析,设计满足CCD工作脉冲的驱动时序。采用Altera公司的可编程逻辑器件(FPGA)作为核心控制器件,完成自顶而下的模块设计,实现了硬件电路设计的软件化,开发效率得到了提高,软件程序可重复编程和修改。实验的仿真结果表明,设计的驱动时序能够满足CCD KAI0340的正常工作。
关键词: 面阵CCD; 行间转移; 驱动时序; FPGA
中图分类号: TP 336文献标志码: Adoi: 10.3969/j.issn.10055630.2014.01.014
引言
CCD具有信号输出噪声低、动态范围大、量子效率高等优点[1],随着CCD器件本身工艺的改进,其成像质量和器件本身可靠性也得到了进一步的提高[2],因此CCD在科研、运动领域获得了广泛的应用。就目前而言,提高帧频有两种方法:(1)提高CCD的像素时钟;(2)将CCD分成多个通道同时输出。前者受器件极限参数的限制,效果不明显[3]。因此,本文选用CCD KAI0340,采用双通道同时输出的方法,从而达到提高帧频的目的。
1行间转移型面阵CCD的结构和工作原理
KAI0340是柯达公司的一款行间转移型面阵CCD图像传感器,其结构如图1所示,最下方的4行是挡光的黑像元行,上方的488行是感光像元行;在这488行像元中,最上方和最下方的4行作为缓冲行,因此实际有用的像元为480行;最大的像素时钟频率为40 MHz,并在双输出通道工作方式下工作,每行输出CCD信号,其中包括12个哑像素、24个黑像素和324个感光像素[4]。
KAI0340的工作原理是:感光区内的电荷在电子快门的作用下被清除掉,然后在电子快门时钟结……
