APP下载

PCIExpress物理层链路训练一致性测试状态设计

2013-08-21刘勇董乾袁娜

计算机光盘软件与应用 2013年9期

刘勇 董乾 袁娜

摘 要:本文描述了PCIExpress物理层链路训练中一致性测试状态的设计,主要通过设计有限状态机实现一致性测试状态的功能。完成了LTSSM(LinkTrainingandStatusStateMachine)中的polling.active到polling.compliance状态的跳转。仿真验证结果表明设计的状态机功能复合预期。

关键词:PCIExpress;一致性测试;LTSSM;有限状态机

中图分类号:TP393 文献标识码:A 文章编号:1007-9599 (2013) 06-0000-04

1 引言

随着计算机技术的飞速发展,当前主流的PCI总线已经不能满足传输上日益增长的数据量的需求,新标准总线,PCIE(PCIExpress),将全面取代现行的PCI和AGP(AccelerateGraphicalPort),最终实现总线标准的统一。它的主要优势就是数据传输速率高,目前最高可达到10GB/s以上,而且还有相当大的发展潜力。

PCIE也有多种规格,从PCIEx1(1个通道)到PCIEx16(16个通道),能满足现在和将来一定时间内出现的低速设备和高速设备的需求[1]。

PCIE是高性能的通用I/O的连接技术,可被广泛应用于未来计算机和通讯的各种平台中。它是PCI的一个革命版本,保留了PCI的一些良好特性。有着更好扩展性的串行化总线技术取代了并行总线。PCIE采用了当前非常先进的点对点互联技术;同时,PCIE提供了另外的一些非常高级的特性,如功耗管理、质量服务、热插拔、数据完整性校验、差错处理等。在原来PCI的基础上做了大幅度的改进,被称为第三代总线技术[2]。

2 系统结构

2.1 PCIExpress架构

PCIExpress有三层结构,如图1所示,从上到下依次为事务层、数据链路层和物理层(逻辑子层和电气子层)。

事务层:请求/结束事务结构、TLP流量控制和消息传送。数据链路层:负责保证链路上发送的数据正确,同时负责保证在链路上可靠地传送分组。……

登录APP查看全文