林德辉 ，谢 楠

(1.中国计量学院 机电学院，浙江 杭州310018；2.浙江水利水电学院 计算机与信息工程系，浙江 杭州310018)

电荷耦合器件CCD(Charge Coupled Device)作为一种光电转换图像传感器，在精密测量、非接触无损检测、文件扫描与航空遥感等领域应用广泛[1]。

线阵CCD正常工作的关键是其驱动电路的设计，即要产生CCD正常工作的时序。传统的时序生成方法有分立元件法、单片机实现的驱动法等，但均存在电路调试困难、时序波形难以满足线阵CCD使用要求的缺点。利用复杂可编程逻辑器件CPLD（Complex Programmable Logic Device）产生CCD工作时序是目前常用的设计方法。CPLD具有集成度高、设计灵活等特点，能够保证驱动波形的严格匹配[2]。本文介绍了一种基于美国Altera公司的CPLD芯片EPM7128、利用VHDL语言编程实现TCD-1501D的驱动设计方法。

1 TCD1501D的驱动时序分析

TCD1501D芯片是日本TOSHIBA公司生产的线阵CCD图像传感器，工作时有5 000个有效像元，其电路图如图1所示。

图1 TCD1501D电路图

TCD1501D使用手册上要求驱动时序如图2所示[3]。

图2 TCD1501D的驱动时序图

由图2可以看出，TCD1501D工作所需的驱动信号有 10 路脉冲：φ1E、φ1o、φ1B、φ2E、φ2o、φ2B 6 路触发脉冲中 φ1E、φ1o、φ1B 时序相同(图2 中统一表示为 φ1)，φ2E、φ2o、φ2B 时序相同(图2 中统一表示为 φ2)，且 φ1、φ2两者反相；SH为转移脉冲，RS为复位脉冲，SP为采样保持脉冲，CP为箝位脉冲。这10路脉冲之间有着严格的时序关系，在时序分析阶段还需要参考图3所示的时序图。

图3 TCD1501D驱动脉冲的时序要求

图3中时序的时间约束如表1所示。

表1 时序图中的时间约束表

根据图2、图3和图4即可进行时序波形的设计，由于 φ1E、φ1o、φ1B 时序相同，统一设为 φ1；φ2E、φ2o、φ2B 时序相同，统一设为 φ2。 本系统设计中硬件电路板上CPLD芯片EPM7128晶振时钟频率为16 MHz，每个时钟周期是62.5 ns。……