郭安华，黄世震

(福州大学福建省微电子集成电路重点实验室，福州350002)

目前ASIC设计的规模及复杂度正在呈指数增加，在带来实现高性能芯片系统可能性的同时，也带来了前所未有的芯片验证问题，验证和调试所占的时间可以达到总工期的70%以上［1］。验证的方法有多种可以选择，如软件模拟、硬件加速模拟、硬件仿真及基于FPGA原型设计验证等，这些方法各有利弊。而FPGA原型验证方法一方面可使设计者可以较好的把握硬件设计的物理特性，硬件平台能够重复利用;另一方面基于FPGA的原型验证平台可以比软件仿真速度高出4～6个数量级，填补了仿真环境与实际芯片的巨大差距。因此，FPGA原型验证具有很高的性价比。

本文主要描述运用ToalRecall技术结合FPGA原型的一款鼠标芯片ASIC验证平台的实现过程。

1 验证方法概述

传统的验证方法有软件模拟、硬件加速模拟、硬件仿真及基于FPGA原型验证等［2］，软件模拟成本很低但验证花费时间长，而基于FPGA的原型设计验证方法不仅成本低，而且速度很快。硬件加速模拟及仿真的速度比软件模拟速度快很多，但比FPGA验证法慢很多，且其成本要比上述两种方法高很多，所以基于FPGA原型设计验证方法具有最高性价比。但传统基于FPGA原型设计验证的明显缺点是缺乏对内部信号、状态及寄存器内容的可视性。而结合ToalRecall技术的FPGA原型验证方法提供了100%的可视性，还能以实时硬件速度运行。各种验证方法的可视性对比如图1所示。

图1 各种设计验证方法的可视性对比