沈 杰，王新华，郭淑琴

(1.浙江工业大学信息工程学院，浙江杭州310023;2.浙江科技学院信息与电子工程学院，浙江杭州310023)

0 引言

液晶显示器(Liquid Crystal Display，LCD)作为嵌入式设备中重要的一部分，在人机交互中更是发挥着不可替代的作用。一般的嵌入式设备显示器采用TTL(Transistor-Transistor Logic)接口的液晶屏，由于TTL接口的设计容易产生电磁干扰，信号无法做到长距离的传输，在某些工业领域就不适合。而采用LVDS(Low Voltage Differential Signal)接口的LCD就可以解决这个问题，因为差分信号可以有效抑制电磁干扰，从而达到长距离传输的效果。本文以三星的S3C2440A［1］作为主板核心，采用友达(AUO)G065VN01V2型，分辨率为640×480的LVDS接口TFT_LCD作为显示终端。实现S3C2440A内部LCD控制器TTL信号到显示终端LVDS信号的转换并成功移植了WINCE5.0下的LCD驱动程序。

1 硬件部分

1.1 LCD 控制器

S3C2440A的LCD控制器功能主要是完成视频信号的传输，产生必须的控制信号:垂直同步(Vertical sync，VSYNC)、水平同步(Horizontal sync，HSYNC)、象素时钟(Pixel clock，VCLK)、数据使能(Data，enable，VDEN)、行结束(Line end，LEND)。LCD控制器由寄存器库、专用直接内存存取块、时序发生器等组成。寄存器库包括17个可编程寄存器集合和用于配置LCD控制器的一块256×16的调色板存储器。专用直接内存存取块可以自动的把视频数据从帧存储区传输到LCD驱动器。时序发生器是一个可编程逻辑单元，它支持各种不同LCD驱动器对接口的时序和速率的要求。VSYNC和HSYNC信号的产生取决于LCDCON2/3寄存器中的HOZVAL和LINEVAL字段的配置。HOZVAL和LINEVAL由LCD屏幕的大小决定，VCLK信号的频率取决于LCNCON1寄存器中CLKVAL字段的配置，CLKVAL最小值为0，帧频(Frame Rate)即为VSYNC信号的频率，帧频与LCDCON1/2/3/4寄存器中的VSYNC、垂直后沿(Vertical back porch，VBPD)、垂直前沿(Vertical front porch，VFPD)、垂直同步……