赵家松，周 兵，严伟榆

（云南农业大学 基础与信息工程学院，云南 昆明 650201）

基于集成计数器的N进制计数器设计与仿真

赵家松，周 兵，严伟榆

（云南农业大学 基础与信息工程学院，云南 昆明 650201）

计数器是一种重要的时序逻辑电路，广泛应用于各类数字系统中。介绍以集成计数器74LS161和74LS160为基础，用归零法设计N进制计数器的原理与步骤。用此方法设计了3种36进制计数器，并用Multisim10软件进行仿真。计算机仿真结果表明设计的计数器实现了36进制计数的功能。基于集成计数器的N进制计数器设计方法简单、可行，运用Multisim 10进行电子电路设计和仿真具有省时、低成本、高效率的优越性。

电路设计；仿真；计数器；归零法；Multisim10

计数器是记忆时钟脉冲个数的数字电路，作为一种最典型的时序逻辑电路，在各类数字系统中有着广泛的应用。计数器的设计方法主要有两种，1）以时钟触发器为核心加上必要的门电路进行设计[1-2]；2）利用集成计数器构建，这种方法从设计原理到硬件实现都相对简单，因而较为常用。基于集成计数器的N进制计数器设计方法有归零法和置数法。文中以最常用的4位二进制（十六进制）同步加法计数器74LS161及十进制同步加法计数器74LS160为核心，以三十六进制为例，介绍了归零法设计N进制计数器的方法，并用Multisim10软件进行仿真。Multisim10软件由美国国家仪器（National Instruments，NI）公司于2007年推出，该软件具有以下特点：1）直观的图形界面；2）庞大的元器件库；3）丰富的测试仪器；4）完备的分析工具；5）强大的仿真能力；……