苗 鑫，邓 攀，殷奎喜

（南京师范大学 物理科学与技术学院，江苏 南京210046）

基于CycloneIII构成的RS编码系统

苗 鑫，邓 攀，殷奎喜

（南京师范大学 物理科学与技术学院，江苏 南京210046）

本文采用Altera公司的FPGA器件Cyclone III系列EP3C10作为核心器件构成了R-S（255，223）编码系统；利用Quartus II 9.0作为硬件仿真平台，用硬件描述语言Verilog_HDL实现编程，并且通过JTAG接口与EP3C10连接。R-S（Reed-Solomon）码是一类纠错能力很强的特殊的非二进制BCH码，能应对随机性和突发性错误，广泛应用于各种通信系统中和保密系统中。R-S（255，223）码能够检测32字节长度和纠错16字节长度的连续数据错误信息。

Cyclone III；Quartus II 9.0；Verilog_HDL；R-S（255，223）码

R-S码是用其发明人的名字Reed和Solomon命名的。它是一类具有很强纠错能力的多进制BCH码，既可以纠正突发错误，也可以纠正随机错误。目前，RS编码作为许多通信系统的重要编码方式，已经在数字通信、数字视频广播、卫星通信等领域得到广泛的应用。现代通信系统中，纠错码技术是实现可靠通信的基本方法。RS（255，223）码被CCSDS选为常规分包遥测信道纠错编码和高级在轨系统前向和反向链路的纠错编码，是实现CCSDS标准低差率信道纠错编码的关键部件。

目前，随着大规模、超大规模集成电路的发展，现场可编程门阵列（FPGA）技术得到迅速的发展和广泛的应用，其资源容量、工作频率以及集成度都有很大的提高，基于FPGA实现的编解码器便更具有优点，有着频率分辨率较高，运算速度更快，性价比更高的优点。本文便是使用Altera公司的FPGA器件CycloneIII系列EP3C10作为核心器件。应用Verilog HDL这样一种应用广泛的硬件描述语言，也为实现硬件编程提供了很好的方法。……