基于FPGA 的CRC 编解码器实现*
2012-08-09孙志雄谢海霞
电子器件 2012年6期
关键词:设计
孙志雄,谢海霞
(琼州学院电子信息工程学院,海南 三亚 572022)
在数字信号传输过程中,由于受到干扰的影响,码元波形将变坏,接收端有可能产生误码。而误码率是衡量数字通信系统的一个重要指标,它关系到通信系统的通信质量。因此,如何降低误码率是通信系统设计所必须考虑的问题。通信过程中产生的误码原因主要是由于传输过程中信道的变化及噪声加入的结果。因此可以在信号传输前进行信道编码,增加信号的冗余度。在接收端进行纠错检错减少噪声的影响,从而尽可能的恢复原始信号,达到减少误码的目的。循环冗余校验码(CRC)就是具有这种强检错功能的技术,由于它的高效率、高性能,实现起来相对简单,因此研究CRC 码的实现具有实际意义[1-6]。
1 CRC 码的原理
在线性分组码中,有一种重要的码称为循环冗余校验(CRC)码。它是在严密的代数学理论的基础上建立起来的。CRC 码除了具有线性分组码的一般性质外,还具有循环性。循环性是指任一码组循环一位(即将最右端的一个码元移至左端,或反之)以后,仍为该码中的一个码组。在下表1 中给出了一种(7,3)循环码的全部码组。

表1 一种(7,3)循环码的全部码组
2 CRC 码的编解码方法
2.1 CRC 码的编码方法
在代数编码理论中,一般把各码组中的码元当作是一个多项式的系数,这种多项式称为码多项式。在CRC 编码时,首先要根据给定的(n,k)值选定生成多项式g(x),即从(xn+1)的因子中选一个(n-k)次多项式作为g(x)。由于所有码多项式T(x)都可以被g(x)整除。……
登录APP查看全文
