黄小东，习友宝

(电子科技大学电子工程学院，成都 611731)

作为现今应用最广的频率合成器，锁相环(PLL)式频率源具有输出范围大，频谱纯度好［1－2］，杂散抑制性好等特点。在射频接收机中，本振信号的稳定度和准确度对接收机性能有着重要影响。ADF4111为带电荷泵的锁相环芯片［3］，基于该芯片设计的锁相式频率源可以得到良好的相位噪声和稳定度。

1 系统设计原理

频率源的工作原理如图1所示，锁相环是其核心电路，它是一种使输出信号频率与参考信号频率保持稳定关系的一种闭环负反馈控制电路［3－4］，压控振荡器(VCO)通过自振产生一个时钟，反馈到鉴频鉴相器(PFD);PFD 比较输入信号与参考信号的相位和频率，产生电荷泵，送到环路滤波器(LPF);LPF 产生电压信号，控制VCO 的振荡频率;分频器的分频系数就是倍频系数;当PFD 检测到参考信号与输入信号的反馈时钟边沿一致时，PLL 就处于锁定状态。输出缓冲电路主要用于对信号进行放大或衰减，得到峰峰值合适的信号。按键用于频率步进的控制。

图1 频率源功能框图

2 锁相频率源硬件设计

2.1 PFD和电荷泵

ADF4111 是一种最高工作频率为1.2 GHz 的可编程锁相环芯片［5］，其功能框图如图2所示，主要包括PFD 与电荷泵、14-bit R 计数器、双模预定标器、13-bit A 计数器、6-bit B 计数器及其它一些控制逻辑等，通过SPI 方式与单片机进行通信。输出频率与输入参考信号频率的关系为［5］

式中，B为B 计数器的预设分频比，P为预定标器的预置系数，A为A 计数器的预设分频比，R为R 计数器的预设分频比，fREF为10 MHz 的有源晶振产生的信号频率。……