韩 煜，李洪海

(中国电子科技集团公司第四十七研究所，沈阳 110032)

1 概 述

随着集成电路(Integrated Circuit，IC)设计技术和工艺水平进入超深亚微米，集成电路规模越来越大，芯片设计规模和设计复杂度也急剧提高，工艺流程呈现专业化，EDA 设计逐步发展和完善。九十年代出现了SoC 芯片，即可以在一个芯片上集成CPU、DSP、逻辑电路、模拟电路、射频电路、存储器和其它电路模块以及嵌入软件等，并相互连接构成完整的系统。

IP 有软核(soft IP)和硬核(hard IP)两种类型。前者以可综合的硬件描述语言(HDL)代码的形式交付;后者则用制定的工艺进行了功耗、面积或者性能的优化，以GDSII 格式交付。软IP 在配置后可针对多种硅工艺，易于被SoC 开发环境采纳，灵活性极高，但是成本也高。况且，软IP 不具备可预测性，每次使用后需要再次校验。硬IP 则恰恰相反，不仅具有可预测性，而且每次使用后也无需校验，可是大量预设的硬IP 设计参数限制了其灵活性。因此，融合软IP的灵活性和硬IP的预测性无疑是支持基于IP核设计的最佳选择。

成功地在SoC 开发中采用真正的IP 核结构，化解产品生产周期压力，需要做到:

·硬化:迅速优化配置并使软IP 硬化;

·建模:高度精确地为硬化的软IP 自动建模;

·集成:将模型综合到现有的SoC 设计流程中;

·验证:IP 核是否符合设计者的想法。

2 IP 核的硬化

使软IP 硬化成为IP 核的过程就是在标准规定的速度、功率和范围内以目标工艺实现IP。该实现必须能够提供准确的建模、自动化方法、工艺易于移植，以及具有基于业界标准的电子设计自动化(EDA)工具。……