田 曦，乔 飞，董在望

(清华大学电子工程系，北京 100084)

1 引言

算术运算广泛存在于诸如数字信号处理器、微处理器等各种数字系统中，全加器单元电路是构成加法器、乘法器、除法器、指数运算等复杂算术运算电路的基本单元，提高全加器电路的性能对于改善整个数字系统的性能是至关重要的［1］。随着CMOS集成电路制造工艺进入纳米阶段，各种电池供电的便携式电子设备需求的快速增长，类似于提高电路运算速度，降低电路功耗、提高电路可靠性等已成为数字集成电路设计的重要目标。

数字CMOS 集成电路的功耗包括动态功耗和漏电功耗。动态功耗主要来源于对电路节点负载电容充/放电所产生的功耗，可以通过减少电路节点的信号翻转率等方法来降低动态功耗。对于纳米CMOS集成电路而言，漏电功耗快速增长，将赶上甚至超过动态功耗，成为集成电路功耗的重要组成部分［2］，漏电功耗包含以下三种主要组成成分:亚阈值漏电功耗、栅极隧穿漏电功耗和能带间隧穿漏电功耗。

降低纳米集成电路漏电功耗的方法包括:输入矢量控制，衬底偏压和电源门控［2］。在这些方法中，电源门控技术，已被证明是一种最有效的方法，它使用高阈值电压的晶体管作为休眠晶体管，并且在电路处于待机状态时关断休眠晶体管。由于堆栈效应，电源门控电路的亚阈值漏电功耗和栅极隧穿漏电功耗会显著降低［3］。

但是当一个电源门控电路从待机休眠状态切……