陈 蕾，姚远程

（西南科技大学 信息工程学院，四川 绵阳 621010）

近年来，FPGA以其高度的并行计算能力成为高性能数字信号处理系统的核心器件。在通信、雷达、数据获取以及视频处理等领域得到了广泛的应用。在数字信号领域中，研究人员往往使用Matlab语言进行系统级建模，但不一定对FPGA设计中运用到的硬件描述语言VHDL或者Verilog熟悉，2种语言的不统一，不仅降低了开发效率，也限制了FPGA在数字信号领域中的应用。

Xilinx公司推出的DSP设计开发工具System Generator主要为一些不熟悉VHDL等硬件开发语言的设计者开发。首先，在Simulink的可视化环境内对算法以及系统进行建模，而后调用System Generator自动将Simulink模型转换成硬件可执行模型，直接生成FPGA代码，ISE可以对整个工程文件进行综合、仿真，完成芯片配置后下载到硬件环境中进行测试，整个过程都在可视化的环境中进行。本文介绍了基于System Generator的数字系统开发过程的一般流程，并以数字下变频系统为例，证明了该方法在数字系统中的明显优势。

1 基于System Generator的系统级设计方法

在传统的设计方法中，往往采用Matlab、C、C++等语言来描述各功能模块，从而实现系统的建模。但是在寄存器传输级则采用硬件描述语言VHDL等来进行描述。在传统设计方法中，原始的Matlab等语言描述必须经手工转换为VHDL语言，这就要求设计人员必须同时掌握这两类语言，并且这个转换过程会花费大量的时间和精力，可能还会产生一些错误，降低整个工作过程的效率。同时，当使用Matlab等语言描述的模块转换成硬件描述的模块之后，设计者花费大量心血和时间建立起来的原模型将再没有什么用处。……