马敬敏

（渤海大学 数理学院，辽宁 锦州121000）

循环码又称格雷码[1-4]，特点是每一位代码以固定的周期循环，循环码计数时每次状态转换只有一位发生变化，可靠性高。

以可编程同步二进制加法计数器74LS161的状态输出量Q3Q2Q1Q0为基础定义循环码计数器的状态输出量采用逻辑修改的方法进行改变计数规律的设计，可扩展专用集成电路的应用范围并简化循环码计数器的设计过程。

1 可编程同步二进制计数器74LS161的功能

4位MSI可编程同步二进制加法计数器74LS161的真值表如表1所示[1-2]。其中，EP、ET为计数控制端，为预置数控 制 端 ，D3、D2、D1、D0为 预 置 数 输入端 ，为 异 步 置 零 控 制端，CP 为计数脉冲输入端，Q3、Q2、Q1、Q0为状态输出端，C 为进位输出端，“×”表示任意值。

表1 74LS161可编程度数器的真值表Tab.1 Truth table of 74LS161 programmable counter

图1 4位二进制加法计数器74LS161的状态图Fig.1 The state diagram of 4-bit binary up counter 74LS161

2 基本原理及设计方法

设4位循环码计数器的状态输出量为、、、，状态图如图2所示。

图2 4位循环码计数器的状态图Fig.2 The state diagram of 4-bit cyclic code counter

基于可编程计数器74LS161进行循环码计数器设计，用逻辑修改[4-5]的方法修改已有计数器的计数规律为循环码，以74LS161已有的状态输出量Q3Q2Q1Q0为输入变量定义循环码计数器的状态输出量，函数关系为逻辑修改的真值表如表2所示。

表2 二进制计数修改为循环码计数的真值表Tab.2 Truth table of binary counting code modifying to cyclic code count

图 3 Q3′Q2′Q1′Q0′的卡诺图及化简Fig.3 Karnaugh map and simplification ofQ3′Q2′Q1′Q0′

3 结束语

图4 74LS161构成循环码计数器的逻辑图Fig.4 Logic diagram of 74LS161 constitute a cyclic code counter

基于可编程计数器74LS161的循环码计数器设计，提出了从现成的函数出发实现待求函数的采用MSI器件设计循环码计数器的方法，可扩展专用集成电路的应用范围并简化循环码计数的设计过程，具有实际应用意义。……