王丽敏，胡永辉，侯雷，刘军良,3



基于FPGA的IRIG-B(DC)码的解码方案的设计与实现

王丽敏1,2，胡永辉1,3，侯雷1,3，刘军良1,2,3

（1. 中国科学院国家授时中心，西安 710600；2. 中国科学院研究生院，北京 100039；3. 中国科学院精密导航定位与定时技术重点实验室，西安 710600）

IRIG-B码是国际上通用的时间码格式，广泛应用于各种系统的时间同步。针对IRIG-B(DC)码的调制特性，介绍一种基于FPGA的B码解调方案。重点描述了如何在同步时序中准确提取秒同步信号并解调B码中包含的时间信息。整个方案中采用Verilog HDL语言进行设计，已成功实现，并给出了验证结果。

IRIG-B(DC)码；现场可编程门阵列；同步；解调

0 引言

在靶场，我们把为常规武器试验、导弹试验、航天器发射、测控系统提供标准时间信号和标准频率信号的一整套电子设备称为时间统一系统，简称“时统”[1]。时统设备是向各个设备提供标准时间信号和标准频率信号的设备。

时统设备送给用户的是标准格式的时间编码信号，我们可以将时间统一系统产生的编码信号转化为B码信号，用B码进行传输，在其他用户端通过IRIG-B码解码器来获得各种时间和频率信号[2]。IRIG-B码解码器又称为IRIG-B码解码终端，它是用户设备的有机组成部分，能否实现系统的时间统一，IRIG-B时间码接口终端是重要的一环[3]。

1 IRIG-B时间码简介

IRIG（inter range instrumentation group）是美国RCC（Range Commanders Council）所属的负责制订靶场标准等工作的机构。靶场时统和通信系统的标准化工作是IRIG所属的TCG（tele-communication group）负责的，它所制订的标准时间格式有两大类：一类是并行时间码格式，另一类是串行时间码格式。……