杨 春

(中国西南电子技术研究所,成都 610036)

宽带DRFM雷达干扰机信号处理模块设计

杨 春

(中国西南电子技术研究所,成都 610036)

给出了宽带数字射频存储器(DRFM)雷达干扰机信号处理模块组成框图以及信号处理流程,描述了模块实现的关键技术,特别是在FPGA中实现高速信号并行处理的方法。该信号处理模块可以提供1 GHz瞬时处理带宽,存储深度达到2 048 μ s,可实现对新体制宽带雷达有效干扰,具有广阔的应用前景。

雷达干扰机;数字射频存储器;信号处理;高速传输;并行处理

1 引 言

DRFM经过30多年的发展,在采样频率、分辨率、存储容量、功耗等方面都有了显著提高。例如,英国EW-ST公司的Chameleon 2 Radar Target and Simulator瞬时带宽达到400MHz,最大存储时间为500 μ s;美国KOR电子公司的Kor-1027瞬时带宽为800 MHz,分辨率为8 bit,存储长度340 μ s;Whittaker公司的MIP-810瞬时带宽为110MHz,分辨率为8 bit,存储长度达到1 048 μ s[1]。但近年来 ,瞬时带宽400 MHz以上宽带雷达的出现,已有DRFM产品已经不能满足当前大时、频宽信号的数据采集和波形产生要求,因此研制小体积、瞬时处理带宽达到1 GHz以上的弹、机载干扰机,满足未来电子战要求变得十分迫切,而高速宽带DRFM信号处理模块是DRFM干扰机的核心组成部分,研究高速宽带DRFM信号处理模块变得非常必要[2]。

2 宽带DRFM信号处理设计

2.1 信号处理平台组成

该平台主要由主处理板、A/D板、D/A板三大部分组成,如图1所示。其中主处理板主要由FPGA、DSP、RS422接口控制器、DDRII SDRAM 存储器等组成,由DSP实现对被干扰雷达工作方式识别,FPGA完成干扰信号产生,SDRAM存储接收到的雷达信号。该板主要完成对接收到的雷达信号存储,并以该信号为模板生成距离拖引、速度拖引、多假目标等类型干扰信号。……