苏 波

（1.桂林电子科技大学 电子工程学院，广西 桂林5410041；2.广西工商职业技术学院 信息与设计系，广西 南宁530003）

随着超大规模集成电路、表面贴装元件、叠层多芯片模块及高密(多层)印制电路板PCB(Printed Circuit Boards)等的发展与广泛应用，现代微电子技术正朝着高密度、高速度、高可靠和微型化方向飞速发展[1]。然而，电路的规模剧增而物理尺寸锐减，导致了测试面临越来越多的问题，由此引发了对新测试方法的探索。文中对基于边界扫描技术的可测性结构展开研究。分模块设计符合IEEE1149.1及IEEE1149.4标准[2-3]的可测性结构各个组成部分，包括测试访问口TAP(Test Access Port)控制器、数字边界扫描单元、模拟边界扫描单元、测试总线接口电路及测试寄存器。

1 IEEE1149.4标准

IEEE1149.4标准继承了IEEE1149.1标准的设计思想，它在模拟管脚上施加与数字边界扫描单元（DBM）相似的模拟边界扫描单元（ABM），将它们与数字边界扫描单元一起依次串联成边界扫描寄存器链，为测试指令和数字测试数据提供串行移位通路。为满足模拟管脚测试的要求，标准专门在芯片内部添加了两条内部模拟测试总线即AB1、AB2。各模拟边界扫描单元通过概念开关与内部模拟测试总线相连，内部模拟测试总线上的模拟信号可在测试总线接口电路（TBIC）的控制下，与模拟测试接口（ATAP）通信。而模拟测试接口则是外界模拟信号源、模拟测试响应处理器与模拟边界扫描器件的接口，这就构成了一条虚拟探针形式的模拟信号通路，外界模拟测试信号可通过这条模拟信号通路施加到某一模拟管脚上，模拟管脚上的模拟数据也可通过这条模拟测试通路输出到外界，由模拟测试响应处理器处理。……