孙重磊，王大庆

(空间电子信息技术研究院通信技术研究室，陕西西安 71000)

由于具有高集成度、高速、可编程等优点，现场可编程门阵列(Field Programmable Gate Array，FPGA)已经广泛应用于多种高速信号实时处理领域中［1－2］。抽取滤波作为多速率信号处理中基本运算单元，基于FPGA的FIR抽取滤波器设计和实现是数字下变频、信道化等众多领域中一个重要环节［3－5］。目前，采用FPGA实现FIR滤波器主要存在的问题是FPGA芯片中乘法器资源较少。在已知硬件FPGA芯片乘法器资源约束条件下，设计更为有效的FIR滤波器实现结构是致力研究的内容［6－7］。

目前，Altera和Xilinx公司都提供了可塑性很强的FIR滤波器IP核，只要改动相应的参数设置，就可以应用于不同产品中。然而，在某些对性能和实时性要求较高的场合下，FIR滤波器阶数和FPGA系统工作时钟频率均较高，上述FIR滤波器IP核无法直接使用，甚至无法应用。文中以Xilinx公司Virtex IV芯片为硬件平台，针对整数倍FIR抽取滤波器的多相结构特点，提出一种高效FPGA实现结构。该结构能使用很少的乘法器资源完成高阶FIR抽取滤波器，并且工作时钟为输入数据速率，有着良好的稳定性。

1 FIR抽取滤波器的多相结构

整数D倍抽取滤波器框图如图1所示［8］，对应的输入输出关系为

其中，滤波器h(n1T1)的长度为N;T1和T2分别对应输入序列和输出序列时间间隔，且满足T2=DT1。根据式(1)和式(2)可以得到输出数据速率f2=1/T2为输入数据速率f1=1/T1的1/D，即f2=f1/D。

图1 D倍抽取滤波器结构框图

利用多相分解第I型式可以将H(z1)分解为

图2 抽取滤波器两种多相实现结构

为进一步利用网络结构等效性，可以将抽取与各支路滤波器进行等效变换，从而得到如图2(b)所示更为有效的多相抽取滤波结构图，其中