郭盛杰，尹 帅

(国营第785厂，山西太原030024)

1 ispPAC10的结构与原理

1.1 ispPAC10的结构特点

ispPAC10器件的结构由四个相同的信号处理块(PAC块)，模拟布线池，配置存储器，参考电压，自动校正单元和ISP接口所组成，如图1。

ispPAC10引脚如图2。

图1 ispPAC10内部结构框图

图2 ispPAC10引脚框图

其封装形式是:

28引脚的DIP或SOIC封装。

引脚功能如下:

输入:3，4，11，12，17，18，25，26

输出:1，2，13，14，15，16，27，28

数字 I/O:5，6，8，9，10，20

电源引脚:7，21

CMVIN引脚:19

测试引脚:23，24

(电源电压为5 V;电源引脚用一个10 μF的钽电容和一个1 μF的陶瓷电容旁路到地上可获取最佳性能)。

1.2 ispPAC10的工作原理

ispPAC10器件有4个相同的基本单元电路。每个PACblock含有两个独立可编程的输入放大器、一个差分输出放大器、一个电阻反馈元件(可开路)和一个可调的反馈电容器。PACblock的输入端为两对差分输入，增益可在±1～±10以整数步长调节。输出求和放大器的反馈回路由一个电阻和一个电容并联组成。

每个PACblock的输入阻抗为109Ω。输入放大器可建模为一个可编程的增益模块(K1和K2)和一个求和电阻器。输入放大器提供的电流在一个运算放大器的反相输入端被累加。输出放大器的反馈网络可建模为一个定值电阻元件并联一个可调电容器(可调电容值为120个在1pF至62pF之间的值)。电阻反馈通路可以被禁用。运算放大器的输出为差分电压。

2 ispPAC10功能及应用

2.1 整数增益的设置

2.1.1增益值为4的PACblock配置

通常情况下，PACblock中单个输入放大器的增益可在±1～±10的范围内按整数步长进行调整。IA1和IA2是求和的关系，如果所求的增益在±10之间，那就只需用其中一个。如图3所示，将IA1的增益设置为4，则可得到输出电压VOUT1相对于输入电压VIN1为4的增益。

图3 增益值为4的PACblock配置图

2.2 小数增益的设置

2.2.1精度为0.1的增益设置

为设置一个40.7的增益，可以由增益值为40开始，从输入到输出增加一个0.7的额外增益。有两种方法给一个ispPAC10设计增加0.7的增益。

2.2.1.1 外部电阻分压增益设置法

该方法是由输入除以10，也就是(0.1×Vin)。然后在另一个PACblock中把该电压放大7倍，结果为(0.7×Vin)。

为了让Vin除以10，需添加一个外部电阻器网络，同时为避免加载输入，应选用电阻值加起来≥100 kΩ的电阻器。

2.2.1.2 整数比率增益技术设置法

该方法是:当反馈元件OA为开路状态，IA2输入被连接到OA输出时，IA1和IA2可以用来提供与它们增益值成比率的增益即IA1/IA2。

为了正确地实现这种技术，IA2的增益必须设置成负数。为获取0.7的增益，需设置IA1为7，IA2为－10。表1列出了所有增益列表。采用这种技术不必使用外部电阻分压器，维持了输入阻抗1×109Ω。

2.2.2精度为0.01的增益设置

如果需要小于1的增益，而在表1里没有找到，或者需要一个小于0.1的增益，就必须采用外部电阻分压增益设置法，并通过改变电阻值来推导出一个小分数输入信号。如果需要一个40.27的增益，采用电阻分压器的方法推导出除以100的输入(见图4)。用一个1.01 kΩ电阻器和两个50 kΩ电阻器得到精度为0.01的数值(Vin×0.01)，并乘以27得到(0.27×Vin)，然后把产生的电压加到增益为40的分级。如图4已经被化简成主要显示(Vin×0.27)增益区域。此种设计方案的增益精度依赖于电阻分压器网络的精度。

表1 用IA2作为反馈元件的整数比率增益

图4 增益值为40.27的配置图

4 结论

系统可编程模拟电路ispPAC能够在单个芯片上实现信号的增益调整，无需使用一大堆的运算放大器、电阻、电容等模拟器件，其设计过程就是利用开发软件PAC－Designer在计算机上进行电路原理图设计，原理图设计完成后，可利用开发软件提供的仿真功能对所设计的电路进行增益仿真，然后下载到器件中，即完成设计。整个设计过程简便、直观、快捷、准确，且具有可反复编程、开发设计周期短、稳定可靠、成本和功耗低等特点。

［1］康华光.模拟电子技术基础［M］.北京:高等教育出版社，2006.

［2］Lattice Semi.ispPAC10 Biquad Filttermplementation［M］.2000.

［3］Lattice Semi.ispPAC10 Data Sheets［M］.2000.