孙重磊

(西安无线电技术研究所通信技术研究室，陕西西安 71000)

由于具有高集成度、高速、可编程等优点，现场可编程门阵列(Field Programmable Gate Array，FPGA)已经广泛用于多种高速信号实时处理领域中［1－2］。离散傅里叶变换(Discrete Fourier Transform，DFT)，尤其对应的快速傅里叶变换(Fast Fourier Transform，FFT)，是数字信号处理中的一种基本变换。基于FPGA的FFT设计和实现是众多应用中的一个重要环节，是众多FPGA芯片厂商和研究工作者一直致力研究的内容。

目前，Altera和Xilinx公司都提供了可塑性很强的FFT IP核［3－4］，只要改动相应的参数设置，就可以应用于不同产品中。国内不少大学及研究所也已经采用FPGA芯片设计开发具有自主知识产权的 FFT［5－6］。然而，目前绝大多数基于 FPGA的 FFT主要采用Cooley－Tukey映射算法实现基2和基4结构的点FFT。这在实际应用中存在以下问题:1)某些场合中所采用的DFT变换点数不一定满足，例如24点、48点等DFT无法采用上述FFT结构实现;2)采用 Cooley－Tukey映射算法将高点数的DFT分解成若干个低点数DFT过程中，采用多级流水线结构实现FFT，但每一级输出结果需要乘以相应旋转因子后再进入下一级运算，从而增加了复数乘法器资源的使用。

以Xilinx公司Virtex IV芯片为硬件平台，结合Xilinx公司ISE10.1软件提供的FFT IP核，提出一种适合FPGA实现的基于Good－Thomas算法［7］的24点DFT结构。相对于已有的FFT结构，设计的DFT结构不仅能够充分利用FFT IP核优良特性，还能大大节约复数乘法器资源的使用。同时，该结构还能扩展至变换长度N满足N=3×2n的DFT。

1 24点DFT实现原理

1.1 Good－Thomas映射算法

基于Cooley－Tukey映射算法和Good－Thomas映射算法［7］的FFT均可以将长度为N=N1N2的DFT分解成N2个N1点DFT和N1个N2点DFT级联的形式。……