朱振军，林 明，宋月丽

（1.江苏科技大学 电子信息学院，江苏 镇江 212003；2.中国船舶重工集团第723研究所 江苏 扬州 225001）

随着微电子技术、微封装技术和印制板制造技术的不断发展，印制电路板变得越来越小，密度越来越大，复杂程度越来越高，使用万用表、示波器测试芯片的传统“探针”方法已不能满足要求。在这种背景下，早在20世纪80年代，联合测试行动组（Joint Test Action Group，JTAG）就起草了边界扫描测试（Boundary Scan Testing，BST）技术规范，后来在 1990 年被批准为IEEE标准1149.1-1990规定，简称JTAG标准。该规范提供了有效地测试引线间隔致密的电路板上元器件的能力[1]。

边界扫描技术是一种应用于数字集成电路器件的测试性结构设计方法。边界扫描测试是通过在芯片的每个输入输出 （Input or Output，I/O）引脚附加一个边界扫描单元（Boundary Scan Cell，BSC）以及一些附加的测试控制逻辑实现的[2]。它通过对JTAG接口连接起来的链路施加测试向量，然后读取存在于器件输入输出管脚与内核电路之间的边界扫描单元返回的数据，并进行对比来完成测试。边界扫描技术大大提到了器件的可控性和可视性，可以方便地完成电路板的板级测试。

1 边界扫描技术原理

边界扫描的测试总线一般由4个专用的测试存取通道（Test Access Port，TAP）组成：测试时钟输入线 （Test Data Input，TCK）、测试模式选择线（Test Mode Select，TMS）、串行测试数据输入线（Test Data Input，TDI）、串行测试数据输出线（Test Data Output，TDO）[3]。 IEEE1149.1 标准还提供了一个可供选择的输入信号 “测试系统复位 （Test Reset System，TRST）”，功能是控制测试存取通道控制器的异步初始化。为了保证测试逻辑的确定性，当测试系统复位上施加的信号从0变为1时，TMS在逻辑1上要保持几个TCK时钟周期。……