韩少锋，管成程

（1 羿发科技深圳有限公司北京分公司，北京 100080；2 青岛港湾职业技术学院 电气工程系，青岛 266404）

0 引言

ATPG (Automatic Test Pattern Generation )是指由EDA工具基于可扫描的测试结构自动生成测试向量的结构化测试方法。由于时钟速度的提高和工艺尺寸的减小会给芯片带来相关的缺陷，因此全速测试对于现代芯片设计必不可少。目前，高级的ATPG工具都支持基于扫描的全速测试技术，许多资料也都给出了生成全速测试向量的基本流程。本文则主要探讨在生成全速测试向量时，如何处理错误路径和多周期路径。因为如果这些时序例外没有被正确处理的话，可能会导致良好的芯片无法通过全速测试，进而造成良率的降低。

1 术语解释

在今天的电路设计流程中，STA主要用来确保电路里没有时序上的错误。其中，STA工程师会经常使用“错误路径”这个术语，它是指某一条路径虽然在芯片中客观存在，但是STA工具不去对它做时序上的检查，也就是说在芯片正常工作过程中，这条路径上不会有单周期时钟数据的传递。然而，在输入全速测试向量时，会把非功能性的状态值引入电路，从而使这些路径在基于扫描的全速测试中被敏化。

在运行时序分析之前，STA工程师会把所设计的电路装载到STA工具里，指定时钟和时序约束，然后加入时序例外信息。这些时序例外信息被用来覆盖默认的单周期时钟约束，可以被应用到任意时序路径上。常用的STA工具是来自Synopsys公司的PrimeTime，指定错误路径的命令是set_false_path，它有许多参数，比如-from， -to，-through等等，-from定义了错误路径的起点，可以是输入端口或寄存器时钟接脚；……