基于FPGA的数字下变频(DDC)设计
2011-08-11徐小明蔡灿辉
通信技术 2011年10期
徐小明, 蔡灿辉
(国立华侨大学 信息科学与工程学院,福建 厦门 361021)
0 引言
软件无线电系统[1]的基本思想是在一个标准的、通用的、模块化的硬件平台上,通过软件来实现其各项功能,从面向用途和基于硬件的设计方法中解放出来。软件无线电系统拟解决的关键问题是后端DSP器件的运算速度,因为经过模数(AD,Analog to Digital)转换芯片高速采样后的数据对于DSP器件的处理速度来说是个沉重的负担。目前解决这一问题的通用方法是:高频模拟信号先经过模拟下变频到适当中频,然后在中频阶段对其进行AD采样以输出高速的数字中频信号,最后经过数字下变频技术的抽取和低通滤波处理后,使其变为低速率的基带信号再送给后端DSP器件进行实时处理。这一过程同时降低了前端AD芯片和后端DSP器件的性能要求。
DDC技术连接着前端AD芯片与后端DSP器件,起着桥梁的作用,其性能的优劣会对整个软件无线电系统的实用性、可靠性、稳定性产生直接影响[2]。可以说, DDC是软件无线电系统中必不可少的技术之一。
在利用具有功能强大的、灵活性高的、可重复编程等优势的FPGA芯片的基础上,再参考一些专用的甚至已经商用化的DDC芯片,从而设计出合适的数字下变频器,这成为如今采用FPGA+DSP模式来设计软件无线电系统的一种主流思想[2]。
1 数字下变频器的结构原理
现有的DDC系统的设计方案基本上采用的一种通用固定的结构[2-4]:即模拟输入信号经过AD芯片高速采样形成数字化的、高速率的数据,其在与NCO输出的正余弦信号进行混频后形成正交的I、Q2路。……
登录APP查看全文
