于龙洋，段文伟，李署坚

（北京航空航天大学电子信息工程学院，北京100191）

一种精简结构的浮点蝶形运算单元设计✴

于龙洋，段文伟，李署坚

（北京航空航天大学电子信息工程学院，北京100191）

论述了一种结构精简且高效的浮点数蝶形运算单元设计，单元内部模块的使用效率接近100%。采用串行全流水线结构设计，与并行结构相比节省了75%的硬件资源消耗。利用按时间抽取（DIT）的快速傅里叶变换（FFT）算法，通过VHDL编程实现了以该蝶形单元为基础的1 024点浮点FFT处理器。QUARTUS II中的仿真结果证明了设计的正确性。该设计已成功应用于一种音频信号分析仪的信号处理部分。

信号处理；蝶形运算单元；浮点数；快速傅里叶变换；流水线；按时间抽取

1 引言

硬件FFT实现相对于软件实现最大的特点就是速度优势，为了更充分地发掘FPGA在这方面的潜能，该方面的研究大都集中在如何进一步提高处理速度上，例如文献［1］通过采用基-16算法提高并行度，文献［2］通过优化设计使其最高工作频率达到200MHz。这些设计都注重提高并行度和工作频率以提高处理速度，但是对硬件资源的要求都很高。在很多对资源和成本要求严格的领域，硬件FFT处理器得不到应用，改善这种情况的根本措施在于尽量压缩其最小计算单位——蝶形运算单元的硬件开销。

本文设计在保证流水线正常工作前提下，最大限度地减少了蝶形单元内运算模块数量，并且蝶形单元内模块的利用率基本达到100%。最终在不影响运算精度和效率的情况下对一般的蝶形单元进行了结构上的压缩。……