蔡春霞，吴琼之，丁一辰

（北京理工大学 信息与电子学院，北京 100081）

ADC作为模拟量和数字量接口的关键部件，广泛应用于各领域，在信息技术中起着重要作用。高速ADC已成为决定诸如雷达、现代宽带通信系统、电子对抗等现代化电子设备性能的重要环节[1]。随着高速数据采集系统的快速发展和复杂性提高，对在很大程度上决定了系统整体性能的ADC要求也越来越高。文中提出一种新的解决方案，采用高速ADC EV8AQ160进行准确性较高且较稳定的数据采样，使得系统中ADC转换电路具有较好的信噪比。

1 系统概述

图1所示为基于EV8AQ160[2]的2.5 Gsps数据采集系统的原理框图。两路模拟输入信号分别从外部接入，经过BALUN型高频变压器完成单端信号到差分信号的转换，然后送入ADC输入端。ADC的2.5 GHz时钟由低抖动、低相位噪声锁相环芯片AD9520-1[3]提供。FPGA用64个LVDS数据输入通道[4]接收来自EV8AQ160的8路8 bit-625 Msps的数据输出，并用4个LVDS时钟输入通道接收4路ADC给出的312.5 MHz同步采样时钟。FPGA将接收到的数据进行预处理存储后到第三代双倍速率同步动态随机存储器（DDR3）中，需要对采集的数据进行后续处理时，将数据从DDR3中取出，并通过总线和接口标准（PCI Express）传送给上位机。整个硬件系统仅采用一片FPGA来处理，并作为主控芯片对整个系统进行通信和控制，大大提高了系统的运行速度。本设计 采 用 Xilinx公 司 Virtex-6系 列 FPGA， 型 号 为XC6VLX240T-1156C。

2EV8AQ160的主要特点

图1 2.5Gsps高速数据采集系统原理框图Fig.1 Block diagram of 2.5Gsps high-speed data acquisition system

EV8AQ160在片内集成了4路ADC，可以工作在3种模式下，最高采样率可达5 Gsps。要求2.5 GHz差分对称时钟输入，可进行ADC主复位。……