胡少轩

基于FPGA的MACFIR滤波器的实现

胡少轩

(山西国新能源发展集团有限公司，山西 太原 030006)

FIR滤波器在通信、图像处理、模式识别等领域都有着广泛的应用。本文设计了基于乘累加器(Multiply Accumulation，MAC)的有限冲激响应滤波器(Finite Impulse Response Filter)，介绍了其优点及详细的设计方法，并给出了基于FPGA的实现流程，最后进行了基于JTAG的硬件协同仿真验证。仿真与实验结果验证了所提出MAC FIR的正确性与有效性。

FIR;MAC;FPGA;数字信号处理

数字信号处理已在通信、语音、图像、自动控制、雷达、军事、航空航天等领域广泛应用。数字信号处理方法通常涉及变换、滤波、频谱分析、编码解码等处理。FIR(Finite Impulse Response，有限冲激响应)滤波器是数字信号处理系统中最基本的元件，它可以在保证任意幅频特性的同时具有严格的线性相频特性，同时其单位抽样响应是有限长的，因而滤波器是稳定的系统。因此，FIR滤波器在通信、图像处理、模式识别等领域都有着广泛的应用［1］。

利用 FPGA(Field Programmable Gate Array，现场可编程门阵列)可以重复配置高精度的FIR滤波器，使用Verilog HDL硬件描述语言改变滤波器的系数和阶数，并能实现大量的卷积运算算法［2，3］。本文结合了MATLAB工具软件进行辅助设计，使得所设计的FIR滤波器具有快速、灵活、适用性强，硬件资源耗费少等特点。

本文将首先分析MAC FIR的基本原理及其特性，然后给出其基于FPGA的实现方案，最后使用基于JTAG协议的半实物硬件协同实验来验证其有效性。

1 MAC FIR滤波器的基本原理

MAC FIR是最简单的DSP滤波器结构之一。与全并行滤波器相比，MAC结构采用单一乘法器和累加器来顺序实现FIR滤波器。……