四川信息职业技术学院电子与物联网学院 黄超 车亚进 朱清溢

该文提出一种新的DAC元件设计方案，该设计包含计数器电路、比较电路、PWM波整型电路三部分。计数器产生模为M进制的计数周期，这里再将对应的输出状态值Qn输入到多位比较电路，计数器不断增加的数据与多位比较电路中预置好的初始值不断比对，多位比较电路输出高低电平形成相应占空比的PWM波，最后将产生的PWM波通过整型电路得到对应的模拟量，从而实现DAC功能。该设计通过理论计算设计，再通过Multisim仿真，达到预期功能。本设计具有成本低、结构简单等优势。该方案能够避开使用单片机输出PWM波的高成本，是简单有效的DAC设计新方案，能够满足低频DAC转化要求。

数模转换器DAC是一种将输入的数字信号转换成模拟信号输出的电路或器件，它被广泛地应用在信号采集和处理、数字通信、自动监测、体感设备、自动控制和多媒体技术等领域。数模转换器和模数转换器沟通了自然模拟世界和计算机数字世界，构成了通用的最基本模块。随着通信、多媒体技术和计算机技术的快速发展，转换器被广泛应用于国防、生活、工业自动化等各领域。计算机中处理的各种数字信号，最终要通过转换技术变成可输出的模拟信号，回送给模拟系统，以实现对模拟系统的控制。因此，转换器是数字电子系统和模拟电子系统之间的重要接口电路。但是随着半导体工艺和器件尺寸的迅速发展，数字电路在高速和低功耗方面有了很大进展，这样就迫切需要接口模块加快自身的发展速度赶上数字电路的需要，以此来满足整个系统。在转换器中速度、精度、功耗、芯片面积是最主要的因素，只有不断的提高速度和精度，降低功耗、减小芯片面积才能从根本上提高转换器的性能，因此DAC研究工作一直是电子行业的研究热点之一。以往的部分转换器利用电阻电压或电容的工作方式来实现转换器的功能，这样制约了发展速度，无法满足当今的需求[1-5]。其他常见原理的DAC转化器有积分型、逐次逼近型、并行比较型/串并行型、Σ-Δ调制型、电容阵列逐次比较型及压频变换型，基于单片机的高精度A/D[6-8]。本文另辟蹊径，采用计数器与比较器电路结合方式，设计出一种新型工作原理的DAC元件。

1 研究内容

本文提出一种新的DAC设计方案，该设计包含三部分：计数器电路部分、比较电路部分、PWM波整型电路部分。主要通过计数器产生模为M进制的计数周期，这里再将对应的输出状态值Qn输入到多位比较电路，计数器不断增加的数据与多位比较电路中预置好的初始值不断比对，多位比较电路输出高低电平形成相应占空比的PWM波，最后将产生的PWM波通过整型电路得到对应的模拟量，从而实现DAC功能。假设输入的激励频率为f,计数器电路模为M，计数器电路输出循环频率f0为：

根据以上公式可以得到，本设计中的DAC分辨率Rbits[9,10]为：

本设计方案要求比较电路部分输入位数与计数器电路输出位数相同，才能实现PWM波0-100%调制，也就是计数器电路计数输出的一个周期就是比较电路一个PWM波完成输出的一个周期，因此，比较电路部分输出PWM波频率也为f0，因此本文中DAC元件转换频率为f0。

根据公式(2),如表1所示列举了基于本方案设计的DAC元件的几种输入频率及对应理论数模转换频率，这里理论值是基于PWM波频率计算，未考虑PWM转模拟信号环节。从表1可以看出，随着DAC输出分辨率要求的提升，转化频率呈现指数下降，分辨率每提升1位，转化频率降低一半，同时提升激励频率，亦可以提升转化频率，当然激励频率会受到元件使用通频带限制，以及本方案中输出部分整流滤波电路限制。为了获取较高的转化频率，本设计基于8位的分辨率设计。

表1 输入频率及对应理论数模转换频率Tab.1 Input frequency and corresponding theoretical DA conversion frequency

基于以上理论，本文采用Multisim进行了仿真电路实验，计数器电路部分设计如图1所示，采用2片4位同步二进制计数器74LS161N芯片串联方式，74LS161N的ENP与ENT同时为1时，芯片开始计时，CLR引脚为清零端，低电平有效，因此处于计数器状态置1，LOAD引脚为并行读取数据，低电平有效，本方案中前端计数器U1的ENP、ENT、CLR、LOAD均置1，后端计数器U2的CLR、LOAD置1，ENP、ENT由 前 端 的U1进 位引脚RC0接入，当U1计数产生满16，U1的RC0置1，U2的ENP、ENT、CLR、LOAD均置1，此时为计数器状态，下一次时钟脉冲计数一次，当U1满16溢出，重新开始计数后，U1的RC0置0，U2此时处于保持状态，从而同8位计数器功能，该方案由U1、U2组成的计数器模M=256，产生的8位计数状态码从低到高位分别为图1中网络，b，c，d，e，f，g，h。激励频率U5为可调频率，仿真过程中可改变调试，这里U5假设输入频率为25.6MHz（74LS161N支持32MHz），那么本方案计数器计数频率也就是100kHz。

比较电路如图2所示，U3、U4组成初值可预置的8位比较器，U3和U4是四位二进制芯片74LS85N，并联设计得到8位比较器，该比较电路比较值为A与B，A的8位输入位为图2中网络a，b，c，d，e，f，g，与图1中输出数位一一对应，其输入值B为可设置的对比值，也就是本设计DAC的数字输入值，B对应的8位从低到高分别为图2中a0，b0，c0，d0，e0，f0，g0，h0。低四位U3的输出级依次接入到高四位U4输入级，参考芯片手册真值表可以看出，74LS85N级联情况下，比较位从高位U4开始，高4位芯片U4在能够对A，B值进行比较大小情况下，其输出值OATGB、OAEQB、OALTB不受级联输入端AGTB、AEQB、ALTB关联，但是如果高4位比较芯片U4所比较的4位数相等，此时U4输出值OATGB、OAEQB、OALTB与 输 入 值AGTB、AEQB、ALTB相等，也就是大小状态取决于低4位比较器U3比较结果。通过以上原理，实现两片4位的74LS85N比较器构成8位的比较器。最终输出端这里采用高位芯片U4的A

比较电路中的输入电路如图3所示，由8个二选一开实现高低电平选择，组成编码器，用于实现比较值B得对应位a0，b0，c0，d0，e0，f0，g0预置，也就是DAC的数字模拟输入功能，是本方案中DAC的数字设置端。系统开始运行后，比较器对A，B值进行比较，A是0-255计数器电路产生的数字，从0开始计数，A

为方便观察仿真输出效果，图中加入模拟示波器XSC1、XSC2、电压探针1、探针2。输出部分的整形电路由R1、C1、R2、C2，组成的二阶RC滤波电路，可过滤掉PWM波中的高阶谐波[9]。

2 仿真效果

系统运行前，首先对整体输出PWM波波形进行检测校准，输入频率为12.8MHz，示波器X轴分度值为20us/div，Y轴分度值为2V/div,开始时模拟输入值为128，中间变为128+64，最后变为64，对应XSC1输出波形如图4所示，根据前面理论分析，输出方波频率为50kHz,也就是方波周期为20us,从输出结果反馈图4来看，输入值B三次调整后输出方波周期为20us，当B的值为128、128+64、64时，按照前面理论，对应占空比应该分别为1:1、3:1、1:3，按图4中输出图形可以看出在8位状态情况下，占空比对因为1:1、3:1、1:3，与理论值是一致，幅值5V，因此验证计数器加上比较器设计方案可以输出占空比可调的PWM波，图中第三个异常波为切换开关所致。

为了更加直观观测输出的模拟数据波形，后面将XSC1、XSC2分度值均设置为200us/div，B值输入初始模拟数字量为128，当仿真时间t=650us时，B值输入模拟数字量变为128+64，当仿真时间t=1280us时，B值输入模拟数字量变为64。XSC1测试输出端的PWM波形，XSC2测试整形后的模拟信号情况。如图5所示为XSC1输出波形图，从图5看出PWM波对应切换时段的波形是正常工作的，在对应时间节点实现正常输出不同PWM波。如图6所示为搭载模拟信息的PWM波经过整形滤波后的波形，从图6中对应的模拟转化结果来看，切换状态值到基本稳定状态，在本组RC组成的滤波方案中，电路完成模拟量转化约需要时间为200×3=600us，也就是ADC转化滞后时间为0.6ms。

如表2所示为电气元件参数及探针2对应模拟输入数字量稳定后有效值，测试中R1/R2，C1/C2对应数据为50/100Ω，2/0.5uf,输入激励频率为25.6MHZ和12.8Mhz，探针1测得频率数据与理论值匹配，探针2数据为稳定后显示有效电压值，模拟输入值为输入数字量B。从表中可以看出，该RC组态下的DAC转化参数，整体转化滞后0.6ms左右，不同激励频率，同一输入B值，输出转化后模拟值略有差别，数据反馈来看，有正有负不确定，最大相差60mv，同一激励频率同一个B值，也存在小的差异，最大为40mv。

表2 8位DAC仿真数据Tab.2 8-bit DAC simulation data

3 研究结论

基于计数器与多位比较器设计的DAC转化新方案，采用2个4位计数器74LS161N级联成为8位计数器，作为输入值A，采用2个4位比较器74LS85N级联成为8位比较器，两者前后对接。模拟开关作为输入值B，输出结果采用二阶RC整流滤波方案，对本文新型DAC方案进行理论论证，从图形及模拟仪表反馈数据分析得出，本方案能够准确实现数字控制占空比的PWM波，在本方案中采用的RC滤波整流方案中，R1/R2/C1/C2分别等于50Ω/100Ω/2uf/0.5uf情况下，DAC转化滞后0.6ms，稳定后的值不同激励频率下略有不同，同样激励频率下，同一输入B的初值，输出也有细微差别，这里最大40mv。本方案中提出的新的DAC方案，另辟蹊径设计方法独特，具有成本低、结构简单等优势，能够满足低频DAC转化要求，同时为本行业科研人员提供一种新的DAC设计思路。