一种基于可编程SoC的小型化波控单元设计

2018-12-29钱倩云

舰船电子对抗 2018年5期

洪伟，钟文，钱倩云

(中国船舶重工集团公司第七二三研究所，江苏扬州 225101)

0 引言

波束控制单元是相控阵面的重要组成部分。在工程实践中不仅要快速精确地计算出各个阵面单元移相器的波束控制数码，对天线单元之间的幅度和相位误差进行修正补偿，使天线快速准确地指向预定的空间方向，且需要对移相器的工作状态、故障等信息进行监测和控制，还要满足在天线测试状态下能够灵活单独地控制每一个移相器的波束控制数码和工作状态，完成天线的测试[1]。

可编程SoC是以传统的现场可编程门阵列(FPGA)结构为基础，将专用的中央处理器单元和可编程逻辑资源集成在单个芯片中，可编程SoC设计更加灵活，体积显著缩小，可靠性和系统整体性能明显提高[2]。本文使用可编程SoC设计了一种小型化波控单元。

1 设计方案

波控单元主要由SoC控制器、DDR3存储器、Flash存储器、网络接口模块、电平转换模块、时钟模块和电源模块组成，波控单元组成框图如图1所示。SoC控制器是波控单元的核心，实现对系统命令的解析，波束指向的解算，阵面各模块控制逻辑的产生以及阵面状态的监测。DDR3存储器作为大容量高速存储单元，为SoC控制器的运行提供程序执行空间和数据存储空间，同时为阵面校正数据提供高速缓存。Flash存储器作为非易失性存储单元，用于SoC控制器启动程序和执行程序的存储，同时用于阵面校正数据的存储。网络接口模块收发千兆以太网数据，用于波控单元与系统设备之间的命令和数据传输。电平转换模块对波控单元输入输出信号进行变换，以满足各模块不同的信号电平需求，并对输出控制信号驱动强度进行调整，保证信号传输质量。时钟模块根据系统参考时钟产生波控单元各模块所需的工作时钟。电源模块对输入供电电源进行变换、滤波，为各模块提供符合要求的电源。

图1 波控单元组成框图

2 工程设计

2.1 硬件设计

SoC控制器、DDR3存储器、Flash存储器、网络接口模块和电平转换模块构成了波控单元的核心电路，本文着重对核心电路设计进行详细说明。

2.1.1 SoC控制器选型及设计

常用的可编程SoC控制器实现方案主要有2种：一种是在FPGA上部署软处理器实现，例如在赛灵思公司的FPGA上部署MicroBlaze处理器；另一种是直接使用集成了硬处理器和可编程逻辑的器件，例如赛灵思公司的ZYNQ系列器件。虽然使用软处理器的方案灵活性更高，但是软处理器的性能通常远低于硬处理器。以赛灵思公司的产品为例，典型应用下，MicroBlaze的性能不到ZYNQ中处理器性能的十分之一[3]。SoC控制器是波控单元的核心，其处理能力的高低直接影响到波控单元的性能，所以本设计使用集成了硬处理器的ZYNQ系列器件作为SoC控制器，通过对资源和功能等因素的综合考虑，实际选用器件型号为XC7Z045，该型器件拥有约17 Mb的内部存储器和350个通用IO引脚。

SoC控制器内部分为处理器系统(PS)和可编程逻辑(PL)系统2个部分，SoC控制器的硬件设计主要包括电源设计、启动模式设计和信号接口设计。SoC控制器PS和PL的供电是完全独立的，在器件内部也是相互隔离的，但是根据波控单元应用场景以及从简化设计的角度考虑，本设计将PS的VCCPINT与PL的VCCINT合并供电，PS的VCCPAUX、VCCO_MIO0和VCCO_MIO1与PL的VCCAUX合并供电，PS的VCCPLL通过滤波电路后与PL的VCCAUX合并供电，减少了电源种类，简化了电源网络，节省了设计空间。SoC控制器的基础启动模式有5种，通过启动模式选择引脚MIO[5∶3]设置，本设计选择使用Quad-SPI启动模式。MIO[5∶3]在启动时需要设置为“100”，由于MIO[5∶3]同时为启动Flash存储器的信号引脚，所以不能直接接固定电平，需要通过20 kΩ电阻上拉或下拉至所需电平。SoC控制器PS的IO分为3个Bank(Bank500，Bank501和Bank502)，用于启动的程序存储Flash连接至Bank500，网络接口模块连接至Bank501，DDR3存储器连接至Bank502；PL的IO分为8个Bank，波控单元所有对外接口通过电平转换模块与PL的IO连接。

2.1.2 存储器设计

波控单元的存储器包括高速的DDR3存储器和非易失性的Flash存储器。DDR3存储器与PS的DDR3存储器专用引脚连接，本设计选用DDR3存储器型号为MT41J256M16，数据宽度16位，数据深度256 M，存储容量512 MB，可以同时满足SoC控制器程序运行和阵面校正数据缓存的需求。DDR3存储器作为高速器件，运行频率极高，为保证其稳定可靠运行，在信号等长和信号隔离2个方面进行了重点设计。DDR3信号分为3组：2组数据信号和1组地址与控制信号。数据信号参照同组的DQS做等长设计，地址与控制信号参照CK信号做等长设计，数据信号和地址与控制信号在不同布线层布线并通过电源或地平面隔离。Flash存储器采用了程序存储和数据存储分开的设计，程序存储器存放SoC控制器启动程序和执行程序，与PS的IO连接；数据存储器存放阵面校正数据，与PL的IO连接，存储器统一选用串行NOR Flash，最大容量2 Gb。Flash存储器数据信号参照时钟信号做等长设计并在信号线串接15 Ω匹配电阻。

2.1.3 接口模块设计

波控单元的接口模块包括高速的网络接口模块和低速的电平转换模块。网络接口模块主要由网络接口芯片和网络变压器组成，工作速率10/100/1 000 Mbps，通过RGMII与SoC控制器连接。为达到最佳性能，采取了如下设计：RXD[3∶0]和RX_CTL参照RX_CLK信号做等长设计，TXD[3∶0]和TX_CTL参照TX_CLK信号做等长设计，网络变压器底部禁止布线并做挖空处理。电平转换模块主要由双向电平转换芯片和RS422收发器组成，SoC控制器单端输入输出信号电平+3.3 V，波控单元单端输入输出信号电平+5 V，两者通过双向电平转换芯片实现对接，波控单元单端信号输出端通过串接电阻改善信号质量以达到最佳长线传输性能。

2.2 软件设计

波控单元的软件设计主要就是SoC控制器的软件设计，分为PS软件和PL软件2个部分，波控单元软件架构框图如图2所示。PS软件由1个主程序和多个任务处理子程序组成，主程序实现网络通讯和任务调度功能，将接收到的命令和数据按照任务类型分发给相应的任务处理子程序处理，并将任务处理子程序的执行结果发送给系统，任务处理子程序是任务的具体执行者，处理的任务包括波束控制任务、阵面监测任务和一些其它任务。PL软件由可编程逻辑模块组成，主要包括T/R组件控制模块、阵面状态控制模块和阵面状态监测模块，T/R组件控制模块产生符合时序要求的信号，控制T/R组件的幅相参数和收发状态，阵面状态控制模块产生电平控制信号，控制阵面的变频、开关和电源等模块，阵面状态监测模块通过串口收集电源状态、环控状态等信息。

图2 波控单元软件架构框图

2.2.1 软件流程设计

软件工作流程如图3所示。主程序启动后先执行初始化操作，初始化操作包括对硬件模块的初始化和对软件模块的初始化，初始化完成后启动网络监听服务程序，等待系统发起网络连接并与之建立连接，与系统的网络连接建立后便可接收命令，通过对命令类型的识别任务调度调用不同的任务处理子程序具体处理命令内容，任务结束后返回主程序继续等待接收命令，开始下一个任务周期。波束控制任务作为波控单元最主要的任务，本文对其工作流程进行详细说明。波束控制任务处理子程序被主程序调用后，首先执行波控码计算和补偿操作，对命令内容进行解析，获取频率、角度和模式等波束参数并结合阵面参数计算出阵面每个通道的幅相码，并用该计算值查找阵面幅相补偿表，得到每个通道的幅相控制码，然后执行设置PL模块参数操作，将幅相控制码和其它控制参数写入PL的逻辑功能模块中，最后执行输出同步信号操作，触发PL的逻辑功能模块产生控制信号完成阵面设置。

图3 软件工作流程图

2.2.2 T/R组件控制模块设计

图4 T/R组件控制模块框图

T/R组件控制模块由接口控制器、同步控制器、并串转换控制器、通道参数寄存器和并串转换寄存器组成，T/R组件控制模块框图如图4所示。PS软件将T/R通道参数通过接口控制器写入通道参数寄存器，每个T/R通道对应一个通道参数寄存器，通道参数寄存器在并串转换控制器的控制下经过并串转换寄存器产生串行的数据信号DATAn，并串转换寄存器由并入串出的移位寄存器实现，并串转换控制器控制并串转换时序并产生串行时钟信号CLK和使能信号CS等信号，同步控制器根据系统触发信号产生T/R组件收发切换信号T/R和同步信号SYNC等。

3 试验结果

波控单元设计完成后，使用计算机模拟系统设备，通过网络向波控单元发送测试数据，对波控单元工作流程和输出控制时序进行验证。波束参数通过网络发送到波控单元，PS软件对波束参数处理完毕后控制PL模块产生控制信号输出，控制信号时序如图5所示，在时钟信号和使能信号的控制下，通道参数以串码的形式依次打入T/R组件，最后在同步信号的控制下完成波束指向的改变。