刘志强，冯晓伟

（第二炮兵工程大学，西安710025）

基于高速DA转换的雷达中频信号产生方法

刘志强，冯晓伟

（第二炮兵工程大学，西安710025）

提出一种基于高速DA转换的雷达中频信号产生方法。该方法将常见的雷达信号，如常规脉冲、线性调频、二相编码等用同一表达式表示，通过设置不同的控制字组合来产生不同的信号。为节省硬件资源，研究了正弦表深度的确定方法，并提出仅采用前1/4周期正弦表产生雷达信号的方法。实验采用NIOS II软核计算正弦表、接收上位机计算的雷达信号参数，同时配置相位计算器中各控制字寄存器。硬件电路根据控制字产生相应的雷达中频信号。利用本方法还可产生频率编码、多相编码、滑变频、调幅等信号。

雷达信号，高速DA，DDS，FPGA

0 引言

现代雷达通常要求其发射机能产生频率捷变信号、线性调频信号、编码信号等，而且还可以根据需要随机地从这些信号中选择需要发射的信号。目前常用的DDS技术产生雷达中频信号的方法是采用DDS芯片［1-6］。采用DDS芯片的优点是设计简单可靠，能产生常见的雷达信号，但是由于常用的DDS芯片中固定了相位累加器、相幅转换器（即正弦查值表）、数模转换器，使得设计受限，不够灵活。采用FPGA直接驱动DA转换器产生信号的方法具有非常高的灵活性，从原理上讲只要改变DA转换器的输入编码值便可产生相应幅度的信号，通过DA转换的DDS信号产生方法可以产生最高频率略低于采样频率一半的任意信号。本文直接采用FPGA驱动高速DA芯片生成雷达中频信号。如果需要产生各种各样雷达回波信号，可在采用本方法产生中频的基础上，结合软件无线电技术进行模拟［7］。

1 DDS雷达信号产生基本原理

常见的雷达信号主要有连续波、常规脉冲、线性调频、二相编码等，这些信号可用一个共同的函数来表示：

式中，A（t）为信号幅度，当A（t）为矩形脉冲时，该信号便是脉冲雷达信号，当A（t）为缓变信号时，该信号便是调幅信号；φ（t）为相位，如果φ（t）等于0或π，该信号便是二相编码信号，如果φ（t）是0、π/2、π或3π/2，该信号是四相编码信号，如果φ（t）是时间t的二次函数，该信号是线性调频信号。

DDS产生等幅雷达信号时只需适时计算出信号的相位值，并从正弦函数表中查找出该相位值对应的幅度并由DA转换输出信号即可。雷达信号产生的基本框图如图1所示：

图1 雷达信号产生基本框图

图1中，相位计算器用于计算雷达信号的相位，即ωt+φ（t），对于不同的信号其计算方法不同；正弦表用于存储不同相位信号的正弦值，D/A为数模转换器，其作用是将正弦表输出的信号幅度转换为模拟信号。如要生成调幅信号，在正弦表与D/A间插入乘法器，将幅度随时间变化的信号与正弦输出相乘后再进行DA转换。

2 参数确定

2.1 正弦表深度确定

从表面上看，正弦表做得越大，产生的信号失真越小，通常希望正弦表做得越大越好，但当正弦表做得过细后，对资源消耗过多，浪费资源。确定正弦表最大深度的基本原则是：相邻两个地址中存储的幅度码相差不能超过1。设完整正弦表的地址宽度为N，DA转换器的数据宽度为M，则DA转换输出最大范围为2M，其对应正弦信号的峰-峰值（该值为2），所以正弦表中最大允许间隔相差的幅度值为21-M，即有如下公式：

即

由于正弦函数自身的对称性，只要查表计算出前1/4个周期的函数值，便可以通过取负值或取对称值的方式计算后3/4周期的函数值。从节省存储资源的角度考虑，制作正弦表时，可只制作前1/4周期，后3/4周期的值可能通过计算获得。那么这种情况下正弦表的地址宽度为：

实现正确正弦码的计算可采用图2描述的正弦编码计算器完成：

图2 正弦编码计算器框图

图2中，相位编码输入A位宽为M+2位，对称相位计算结果P位宽为M，1/4周期正弦表共有2 M个存储单元（对应相位0，2π*2-（M+2），2*2π*2-（M+2），3*2π*2-（M+2），…，（2M-1）*2π*2-（M+2）），存储单元位宽M-1（可描述0～1的正弦值），正弦表输出Q位宽为M-1；对称相位计算模块先分析相位码低M+1位，如果其值为100…0b（b表示二进制数），说明相位码描述的相位为π/2或3π/2，此时使输出为P=11…1b；否则当A［M］=1时，说明相位码描述的相位在第二象限或第四象限，此时令P=000…0b-A［M-1..0］，实现二（四）象限向一（三）象限对称；如果A［M］=1则P=A［M-1..0］。正负半周期处理模块用于计算实际输出正弦编码值，当A［M+1］=0时，相位值在正半周期，S值等于Q值描述的数值，否则，相位值在负半周期，S值等于Q值描述数值的负值。

2.2 相位计算方法

相位计算时，需考虑的是系统的频率分辨率。假设相位计算采用的数据宽度为P（不小于完整正弦表地址宽度Nfull，用于查正弦表的地址为前Nfull位），那么DDS的频率分辨率为

式中，fDDS为DA转换的转换时钟频率。

所以可根据需要的频率分辨率Δf，计算出相位数据宽度：

正弦信号生成时，通过累加器便可计算出各时刻的相位码。要生成二相编码信号时，根据需要在计算的相位上加上0或π（对应的相位码是2P-1）即可。如果要生成线性调频信号，需计算线性调频部分引入的相位值。该相位值为

式中，k为调频斜率。

相位计算过程中，相位值是离散化计算的，因此，在采样时刻n，二次相位值应为

进而可得相位累加器计算的相位值：

最终n+1时刻相位值为：

由此表达式可以看出，在时刻n+1到来时，理论上计算的相位与n时刻相位相比多了两项，第一项是常数项，第二项是随时间线性变化的项，第二项正好是普通累加器的输出。所以要实现相位计算模块框图如图3所示。

图3 相位计算器结构图

图中，clkDA信号为DDS频率合成所需的时钟信号，D1为外部输入频率控制字所需的数据与控制信号；D2为外部输入定时器的数据与控制信号，数据信号主要包括脉冲周期、宽度、相位跳变时刻；D3为外部输入累加非线性相位控制字输入数据与控制信号。信号reset为脉冲结束后的相位复位信号，addpi为相位跳变时允许累加器相位加π信号。

3 系统设计

3.1 硬件设计

为了灵活改变DDS产生信号，需采用上位机（PC机）进行通信控制，由于通信过程中仅需要将较少的数据（各种控制字）按约定的通信协议下传到信号产生硬件，所以在信号体制变化不太快的场合可采用串口通信的方式进行控制，如果要求改变信号体制非常快，那么就需要采用其他通信方式（如USB）。系统设计框图如图4所示。

图中，MCU为FPGA软核，负责通过串口接收控制数据、装载正弦表、设置相位计算器的各种参数。

图4 系统结构框图

在系统上电时，MCU计算正弦表中数据，并将数据写入正弦表，然后等待上位机指令。上位机计算出相位计算器中各参数，并按照通信协议将参数发送至MCU，MCU接收到参数后，按时序将这些参数写入相关控制字寄存器，然后相位计算器开始工作，产生相应雷达信号。此后，MCU进入等待模式，当再从串口接收到数据时MCU再重新配置相位计算器。

3.2 上位机软件设计

上位机的核心功能是计算相位计算器中各控制字寄存器的数据，并按通信协议将这些值下发到下位机。参数计算的内容包括频率控制字F、二次相位控制字S、重复周期控制字T、脉冲宽度控制字W、相位跳变控制字Jm。由于常规脉冲信号可看作线性调频信号的特殊形式，所以参数设计时按线性调频信号考虑。由式频率控制字F代表的累加相位是：

所以，频率控制字F的值应为

式中，符号［·］表示取整

二次相位控制字S完成的功能是实现二次相位累加，其值对应的相位为

故S的值应为

设雷达脉冲信号的重复周期为Ts，可简单计算出重复周期控制字T：

同理可计算出脉冲宽度控制字

式中，Tp为脉冲宽度，当需要产生的雷达信号为连续波信号时，将W设置得大于T即可。

设二相编码信号的第m次相位跳变时刻为tm，那么相位跳变控制字为

如果不需要生成编码信号，只需将J1设置得大于脉冲周期即可。

上位机软件根据对雷达信号的参数设置，按式（11）～式（17）的顺序依次计算，并按通信协议下载到下位机即可。

4 实验

实验中FPGA采用Altera公司的EP3C10，DA芯片采用DAC094，该DA芯片是电流型芯片，即它输出两路差分电流，为了得到交流信号，采用隔离变压器输出信号。整体原理方框图如图5所示。

图5 整体原理方框图

系统设计时指标为：DA转换采样率为100 MHz，信号输出频率分辨率为0.05 Hz，由式（16）可以计算出相位计算数据宽度为31位，考虑到NIOS II处理器的数据位宽，此处取P=32。由于DA转换器数据宽度是14位，由式确定正弦表的存储浓度为Nq=14。采用本文方法制作样机，上位机软件采用VC++编制，界面如图6所示。

图6 上位机界面

根据界面，选择不同的参数，输出波形如下图所示。其中图7（a）为1MHz正弦信号，图7（b）为频率1 MHz、脉宽1 μs、脉冲重复周期5 μs的常规脉冲信号，图7（c）为起始频率2 MHz、带宽1 MHz、脉宽5 μs、脉冲重复周期10 μs的线性调频信号，图7（d）为频率1 MHz、宽度5 μs、脉冲重复周期10 μs的五位巴克码信号。

图7 输出波形

从实验结果可以看出，利用相同的硬件，采用本文方法能正确产生各种雷达信号，并且不同雷达波形之间可以快速切换。

4 结束语

将常见的连续波、常规脉冲、线性调频、二相编码信号等雷达信号看作同一类信号，并利用统一的表达式对其描述，通过改变参数便能实现不同雷达信号的产生。文中采用FPGA加DA的DDS方案，推导了各种控制字的计算方法。实验证明，采用本方法可以实现不同体制雷达信号的硬件产生，该方法速度较快，适合一般需求下雷达信号的产生。采用相同的思想，适当改变相位计算器，还可产生频率编码、多相编码、滑变频、调幅等信号。此外，为了获得频谱更纯的信号，需在DA输出后接一个可编程滤波器，改变输出波形时，调整可编程滤波器参数，使其通带与输出信号带宽匹配。

［1］吴金辉.雷达中频信号模拟器设计［D］.南京：南京信息工程大学，2011.

［2］曾维贵，孙迎丰，胥辉旗.基于DDS+倍频的宽带LFMCW雷达信号产生设计［J］.兵工自动化，2013，32（5）：1-5.

［3］高旺，姚龙海.基于DDS芯片AD9858的复杂雷达信号模拟器设计［J］.火控雷达技术，2009，32（4）：101-104.

［4］刘龙，张振中，戴哲.基于DDS技术的雷达中频信号模拟器信号源［J］.国外电子测量技术，2009，28（4）：43-45.

［5］綦睿，罗丰，吴顺君.基于DDS的雷达中频信号源设计与实现［J］.火控雷达技术，2009，35（3）：47-49，68.

［6］吕艳，戚继明，奚玮.基于AD9858的雷达信号源设计与实现［J］.火控雷达技术，2008，37（2）：101-103.

［7］顾浩，余云智，程健庆.舰载雷达中频信号仿真设计与实现［J］.火力与指挥控制，2006，31（7）：63-66.

A New Method for Generating Radar Intermediate Frequency Signal Based on High-speed DA Converter

LIU Zhi-qiang，FENG Xiao-wei
（The Second Artillery Engineering University，Xi’an 710025，China）

A new method for generating the radar intermediate frequency signal based on highspeed DA converter is proposed.In this method，the ordinary radar signals，such as common pulse，chirp，bi-phase code，are expressed as a uniform equation.The signal type and parameter are decided by control words.In order to save resource，the sine table depth is studied and the signal generation method which only use former 1/4 period sine table is proposed.In the experiment，NIOS II soft-core processor is used to compute sine table，receive the parameters of radar signal form PC computer，and configure the control word registers of phase calculator.The radar intermediate frequency signal is generated by the hardware circuit according to the control words.In addition，this method can be used to generate special signal such as frequency coding，poly-phase encoding，slip frequency，and amplitude modulation.

radar signal，high-speed DA，DDS，FPGA

TN955

A

1002-0640（2015）12-0094-04

2014-12-05

2015-01-27

刘志强（1979-），男，四川崇州人，博士。研究方向：电子测量、电子对抗。