杨兵，姜岩峰，张东

（1北方工业大学信息工程学院微电子中心 北京 100144 2北京自动测试技术研究所 北京 100088）

0 引言

混合信号电路(Mixed—signal Circuits)应用非常广泛，但其测试设备非常昂贵，且缺乏结构化的DFT 解决方案。边界扫描测试的应用虽非常成功，商品化的测试系统也已有上百种，但其重点一直是数字电路。面向微组装高密度的混合信号模拟部件也需要测试，而常规的物理接触式测试手段已难以为继，其可测试性设计问题必须尽快予以解决。为此，IEEE半导体工业协会(SA)标准委员会在针对纯数字电路的边界扫描测试标准(即IEEE1149.1标准)早已提出并已被广泛接受和使用的基础上，将IEEE1149.4标准设计成与IEEE1149.1标准完全兼容。通过分析带混合信号边界扫描测试结构的CUT(CircuitUnder Test)，研究并设计了IEEEl149.4测试系统仿真和运行表明，该测试系统可用于混合信号系统级、PCB级和芯片级CUT进行简单互连、差分互连和扩展互连等边界扫描测试。

1 IEEE1149.4标准

IEEE1149.4标准规定了带边界扫描结构的混合信号器件包括六个测试访问端口(即TAP和ATAP)，即：测试数字数据输入口TDI，测试数字数据输出口TDO，测试时钟TCK，测试模式选择TMS，模拟激励输入AT1，模拟响应输出AT2，如图1所示。主要硬件为TAP控制器，指令寄存器，边界扫描寄存器(包括DBM、ABM 和TBIC)， 旁路寄存器，TBIC开关矩阵和ABM开关矩阵及它们的控制电路。可选的测试引脚包括测试对象复位口TRST，与差测试有关的模拟引脚AT1N、AT2N，和其它测试数据寄存器。边界扫描测试是在TAP控制器、指令译码器、TBIC控制电路和ABM的控制电路产生的控制信号的控制下进行的。

图1 混合信号的边界扫描结构

1.1 测试原理及结构

TAP控制器是个16位状态机，由TMS和TCK信号驱动，它主要将指令移人指令寄存器，将测试数据移人测试数据寄存器，将数字测试响应数据从测试数据寄存器移出、捕获、移位、更新测试数字数据，控制TBIC和ABM的控制电路等。ABM是模拟边界扫描电路单元，其开关结构如图2所示，通过这些概念开关，ABM 开关结构控制了该模拟管脚与内部测试总线相连。结合TBIC的控制，AT1或AT2就可与任一器件的任一管脚相连，完成模拟虚拟探针测试。通过VTH (门阙电平)、VH、VL 三种电平，每一根模拟管脚都能仿真1149.4测试输入端标准的数字状态，即提供静止的高低电平，并捕获数字化响应，从而使模拟简单互联测试中的桥接、短路或断路等故障更容易测试，并应用与数字互联测试相同的测试方法。

图2 TBIC开关结构图

ATAP、TBIC、ABM和内部模拟数据总线构成了混合信号边界扫描器件的模拟边界扫描结构，为模拟边界扫描测试提供了硬件基础。这样就形成了两条虚拟探针通道，一条是从TDI到DBM到TDO的数字激励施加和数字响应获取通道，即数字虚拟探针；另一是从AT1到TBIC到内部测试总线到ABM到AT2的模拟测试激励施加和模拟测试响应获取通道，即模拟虚拟探针。

ABM 是一种模拟电路边界扫描单元, 它具有由数字电路构成的移位寄存器、更新寄存器和控制逻辑。移位寄存器、更新寄存器用来进行数字信号的输入输出。控制逻辑的作用是控制模拟功能管脚上的概念开关, 其开关结构如图3所示。各模拟功能管脚通过ABM 的概念开关矩阵和测试总线接口电路与模拟测试访问口AT1、AT2 相连。外界模拟测试激励可通过1条模拟信号通路施加到1个模拟管脚上。本测试结构中就是将模拟测试电流加在AT1端口上，然后通过接口电路和内部测试总线将该测试电流输入到核心电路中，成为模拟测试激励。

图3 ABM开关结构

1.2 测试控制模块

测试控制模块的基本实现框架如图4所示。测试控制模块中主要包含以下几个模块或模块组:

(1)TAP控制器模块:在TCK,TMS,TS的作用下产生控制信号，传给测试数据寄存器与指令寄存器;

(2)指令寄存器模块:在I_S_Ctrl信号组的作用下，装载指令；

(3)译码模块:从指令寄存器模块读入指令并进行译码，并将译码信号传给测试数据寄存器模块;

(4)测试数据寄存器模块组:该寄存器模块组包含旁路模块与边界扫描模块。其所进行的操作，都是在控制信号的作用下，使扫描链按照IEEE1149.4标准所定义的时序，进行捕获、移位或更新;

(5)选择模块:在Select信号控制下，确定是将指令还是将扫描链中的数据从TDO串行移位输出。

图4 测试控制模块结构图

1.3 边界扫描单元

边界扫描单元被设置在数字输出端口处，且每个扫描单元的结构相同。扫描单元的原理结构如图5所示。

图5 边界扫描单元（BSC）结构

边界扫描单元的控制信号可分为两类：一类是由TAP控制器产生的时序控制信号，控制扫描单元进行相应的操作；另一类是由指令译码器产生的译码信号。IEEE1149.4定义了扫描链的时序，可分为3个阶段：

（1） 数据捕获阶段：扫描单元从并行的数据输入中捕获数据到S触发器。

（2） 数据移位阶段：扫描单元将S触发器中的值串行移位到下一个扫描单元的S触发器中，并将其前一级扫描单元S触发器中的值移入。

（3） 数据更新阶段：所有扫描单元并行地将其S触发器中的值打入到U触发器中。

TAP控制器产生3个控制信号（Shift_dr，Clock_dr，Update_dr）来实现这三个阶段。此外，为使扫描单元完成相应的功能，还需要一个指令译码信号（Mode），控制是否将U触发器中的值传入到核心逻辑。

2 IEEE 1149.4标准的指令

IEEE 1149.4标准是IEEE 1149.1标准的扩展版，所以在1149.1中定义的强制指令都包含在1149.4的标准中，在1149.4的标准中有三种类型的指令：强制指令、选择指令和用户自定义指令，这里只介绍1149.1中没有的部分指令。

2.1 强制指令

2.1.1 旁路指令（BYPASS）

该指令执行后，所有ATAP管脚与内部模拟测试总线和所有测试电压都隔离开，所有模拟管脚都连接到核心电路中，并且与内部和外部测试总线隔离。测试电路和逻辑对核心电路的工作没有任何影响；

2.1.2 采样/预置（SAMPLE/PRELOAD）

在旁路下，ATAP和模拟管脚都从模拟DFT电路中隔离，该指令的功能包括两方面：一是采样，允许ABM的比较器采样模拟信号的数字化信号；第二个功能是预置，将数字向量装载，从而控制ABM的操作。

2.1.3 外测试（EXTEST）

当选择该指令后，模拟管脚与核心元件断开，CD开关开路，这个指令允许使用ABM中的比较器和电压源对简单的开路/短路进行测试。另外，可以用ATE对扩展的内连接的参数进行测试。

2.1.4 探测连接（PROBE）

当该指令执行后，基于在控制向量扫描中装载的数据对模拟管脚和核心元件以及模拟测试总线（AB1/AB2）进行连接，当元件工作在正常模式时，使用AB1和AB2能够对模拟管脚进行激励和操作。

2.2 选择指令

2.2.1 内测试（INTEST）

INTEST指令使模拟管脚连接到核心元件和模拟测试总线上，激励由AB1提供，响应通过AB2进行调整，图18中示出该结构，可以用来测试内部模拟芯片。

2.2.2 器件识别寄存器

器件识别寄存器指令包括IDCORE指令和USERCODE指令，与1149.1中的一致。

2.2.3 运行自测试（RUNBIST）

在1149.1中，RUNBIST指令是一个自我约束指令，运行后在测试数据寄存器中留下唯一测试结果签名数据。而在1149.4中，所有模拟输出信号则由边界扫描寄存器中包括的数据进行定义或将其放置在非活跃驱动状态。

2.2.4 CLAMP指令

当CLAMP指令执行后，所有模拟输出管脚的信号都由相应的ABM中的数据进行定义，可能的输出状态包括高阻、VH、VL、VG。

2.2.5 HIGHZ指令

当HIGHZ指令执行后，所有模拟功能管脚与其它电路均断开，也就是说，在ABM中的所有开关均开路。类似地，AT1/AT2管脚进入高阻态，与TBIC控制寄存器中的数据无关。在1149.4中的HIGHZ指令和BYPASS指令非常相似，都是将芯片从电路板的其它电路中断开。

用户也可以定义自己的指令，用户定义指令可以看成是选择指令的扩展，用户在定义时，必须符合IEEE 1149.1和IEEE 1149.4标准中所规定的内容，而且这些指令不能与那些已经规定的强制指令发生矛盾和冲突。

3 测试方法

边界扫描技术支持多种测试操作，不同操作其测试机理有所不同，下面分别加以讨论。

3.1 简单互联测试

互联测试，可分为简单互连、扩展互连和差分互连等。简单互连测试是指对直接通过导线连接的管脚进行的互联测试，主要用来测试器件连线间的开路、短路和网络间的桥接等故障。进行测试时，先用SAMPLE／PRELOAD指令给输出型的边界扫描单元预置测试激励。执行EXTEST指令之后，捕获该连接线上输入型边界扫描单元的测试响应。然后通过比较激励和响应来判断、定位故障。

对于数字引脚的简单互连测试，首先根 据PCB(Printed Circuit Board)网 表、 器 件BSDL(Boundary—Scan Description Language)等 相关文档资料选择合适的互连测试算法，如等权值抗误判算法和极小权值一极大相异算法，WALK“0”、WALK“1”等，生成互连测试矢量，用SAMPLE／PRELOAD指令将测试激励施加给输出型的边界扫描单元，然后执行EXTEST指令进行互连测试。这样，互连信号就被捕获到与之相连的另一边界扫描器件的相应的输入型边界扫描单元中。再通过扫描链将边界扫描寄存器的内容移出则可得到测试响应。不过，必须通过一组测试矢量全集的测试，才能保证故障定位的正确。

在模拟引脚的简单互联测试中，为了使模拟管脚的简单互连测试与数字管脚兼容，IEEE1149.4标准在ABM(Analog Boundary Module)中增添了VTH、VH、VL三种不同的电平，分别代表高电平、低电平和门阙电平。在控制逻辑的控制下，将VH、VL电平施加到输出型的模拟管脚上作为预置测试激励(相当于数字管脚加入高电平或低电平激励)。执行EXTEST指令之后，通过捕获该连接线上的输入型模拟管脚上的电压，并与门阙电平进行比较，将模拟量数字化为一位数字值“0”或“1”，作为输入型模拟管脚上的测试响应，交边界扫描链移出。这样，就可将模拟电路的简单互联测试转化为数字电路的互联测试。通过对预置测试激励和测试响应进行比较，就可以分析出该模拟简单互连线是否发生了短路、断路、桥接等故障，并且可将故障定位到管脚级。

3.2 差分测试

从边界扫描技术角度来看，差分电路可分为数字差分电路和模拟差分电路。差分电路的测试有三种，即数字差分互连电路的测试、模拟差分电路的简单互连测试和模拟差分电路的扩展互连测试等。对于数字差分互联测试，显然，只需将数字差分输入或输出的两个DBM(Digital Boundary Module)看成两单独的DBM，采用数字管脚简单互连的测试方法即可。

对于模拟差分边界扫描结构，在进行简单互连测试时，标准规定其差分输入端至少须有五种组态：即 H—L (High Level—Low Leve1)、L—H 、CD—CD (Core Disconnect)、CD—G(Ground)和 G—CD。所以，在进行差分简单互连测试时，从差分输出端所施加的测试激励不能违反这些规定，除非你确知该测试对象还允许有其它组态。由于差分输出的两ABM具备施加VH、VL电平的能力(只是须注意，当一个脚加VH则另一个脚须加VL，或反之)，另一端又可捕获其数字化值，所以可按非差分ABM进行简单的互连测试，只是激励的施加稍有不同。

若模拟差分互连是扩展的差分互连，可以采用完全差分测试或非完全差分测试两种方法。若被测对象只有AT1(Analog Test)和AT2两根模拟测试线且带有差分电路，则只能采用非完全差分测试。首先让差分输入的一端(如“+”端)连接AB1(Internal Analog Bus)、TBIC(Test Bus Interface Circuit)的S5，通过AT1脚输入模拟测试激励，差分输入的另一端(如“～ ”端)则通过其ABM 控制逻辑连其VH 或VL 来提供模拟测试激励。对差分输出响应的获取，先是让差分输出的一端经AB2、TBIC的S6、AT2输出，再让差分输出的另一端经AB2、TBIC的S6、AT2输出。然后再反过来，让差分输入“+”端接固定电平 VH 或VL，让差分输入的“一”端通过AB1、TBIC的S5、ATl脚输入原模拟测试激励，同上面一样测量两次。施加两次激励及测量四次响应虽然麻烦一些，但IC器件的边界扫描硬件电路可设计简单些，从而节省器件成本。

进行完全差分测试，就需要被测试对象有专门的差分测试结构，即有一对差分测试激励输入管脚AT1和ATIN，一对差分测试响应捕获管脚AT2和AT2N及相应的TBIC和内部总线结构。测试时，差分模拟测试激励通过AT1和ATIN、TBIC、AB1和AB1N差分输入功能管脚的两ABM 的两SB1加载到差分输入上。其差分输出响应经差分输出功能管脚的两ABM的两SB2、AB2和AB2N、TBIC、AT2和AT2N输出给外部测试响应处理器。

4 简单互连测试结果

因目前还没有符合DOT4的器件成品，所以使用了DOT4工作组用于混合信号边界扫描测试的专用实验芯片KLIC0 。KLIC实际上是个Mixed—Signal Scan I／0。测试对象DEM0板设计原理是在Mixed—Signal Core电路的基础上插入边界扫描结构即KLIC，使其构成混合信号边界扫描CUT。DEMO板扫描链中两个边界扫描器件之间直接的互连线有3条，分别从IC1的输出脚DBM、ABM2、ABM3连接到IC2的输入脚DBM、ABM2、ABM3。由KLIC的边界扫描内部结构可知，其在扫描链上的互连测试矢量排列如下(其中，“X”为无关量，“V”对应表1中的测试矢量栏，“R”对应响应数据栏)：XVV XXXXXXXXXXXX XXXX XXX XXX VVX XVVX XXX XX XXXXXXXX与之相仿，扫描测试结果在扫描链上的表示为：XXR XXXXXXXXXXXX XXXX XXX XXX XXR XXXR XXX XX XXXXXXXX这里我们仿照WALK一1、WALK一0的全集测试矢量方法，测试时，通过故障模拟开关进行了故障设置，并且通过响应测试码得到了测试报告和测试分析。把DBM与ABM2桥接，本测试系统的测试结果如表1所示。

表1 DBM 与ABM2桥接时测试激励和响应

在这里，有个问题值得注意，数字逻辑“1”与模拟电平进行线与操作得到的结果是数字化值“1”，与数字逻辑“1”线与数字逻辑“0”的结果为数字逻辑“0”不同，这主要与器件的实现结构以及其VH或VL和VTH三种电平的值及其开关SH、SL的结构有关。与美国Corelis公司的Scan Plus数字边界扫描系统进行了对比测试，所测结果完全一样。

5 结束语

本文提出了符合1149. 4标准的测试方法，并用本研究室开发的混合信号边界扫描测试系统进行了测试验证。测试结果表明，不但能测量互连元器件是否存在，而且还可测量其元件值(电阻、电容、电感)，当然还可扩充到非线性元件。

混合信号测试总线是测试数字和模拟信号的起点，但不是解决问题的全部方案。对于小电抗的分立元件，或者高频IC，其测量就较困难。

[1]张媛媛，姜岩峰.Σ-Δ模拟/ 数字转换器综述[J].微电子学，2006，36（4）：456-460.

[2]薛亮，沈延钊，张向民. 一种A/D静态参数和动态参数测试方法[J]. 仪器仪表学报，2004，25（4）：72-74.

[3]F. Azdis, S. Bernard, Y. Bertrand and M. Renovell.Towards an ADC BIST Scheme using the Histogram Test Technique [EB/OL]. 0-7695-0701-8/0 2000 IEEE

[4]Rahal-Arabi T，Taylor G.A JTAG based AC leakage self test[A].Symp VLSI Circ[C].Kyoto，Japan.2001, 205-206.

[5]王孜，刘洪民，吴德馨.边界扫描测试电路的设计[J].微电子学，2003，33(1)：71-73.

[6]张西多，易晓山，胡政.基于IEEE1149.4的混合信号边界扫描测试控制器设计[J].计算机测量与控制，2006，14(5)：570-572.

[7]王维英，姜岩峰，基于JTAG标准的电流模模数转换器的可测试性设计[J].微电子学，2007(37):4.

[8]李正光,雷 加. 基于IEEE l 149.4的测试方法研究[J],测控技术与设备，2003(29):4.