鞠家欣，姜岩峰，杨兵，张晓波，于韶光

(1北方工业大学信息工程学院微电子中心 北京 100144 2北京自动测试技术研究所 北京 100088)

0 引 言

随着集成电路设计水平的提高和半导体工艺技术的进步，系统设计的复杂性越来越明显。系统将微处理器、DSP、模拟IP核、数字IP核和存储器等组件集成在单一芯片上称之为片上系统（SoC），以满足单一芯片实现复杂功能的要求。但各种IP核的工艺和工作条件完全不同，各种IP核被内嵌入系统内部，没有单独的引脚能够使用测试仪器来测量，因此，如何测试SoC内嵌的IP核是一个具有广泛理论价值和实际意义的研究课题。

SoC 测试的研究是随着SoC 技术的出现和成长而发展的,在国际上是20 世纪90 年代中末期才逐步展开的,相关研究方兴未艾[1]。中国的集成电路设计人员已充分认识到SoC技术及其测试的重要性,但从理论上对SoC 测试的深入研究还比较薄弱,与国外先进水平相比,有明显的差距。随着工艺的提高和电路设计理论的进步，SoC系统中集成的模块单元越来越多，嵌入的模块既有数字部分也有模拟部分，用传统的BIST等数字电路测试解决方案已不能满足混合信号系统的要求[2]。如何对嵌入式数模混合模块进行测试成为集成电路测试业待解决的难点问题之一[3]。对内嵌芯核的测试访问的困难主要表现在：传统IC有引脚供访问,但内嵌入SoC 中的芯核,却不易通过物理方法访问,需要借助特别的途径[4]。

本文中应用Credence公司的Gemini500测试系统对某一SoC芯片内嵌模数转换器进行了测试。

待分析芯片是一款应用于有线数字电视传输中信道解调解码的集成电路芯片，根据“有线数字电视广播信道编码与调制规范”（GY/T170-2001）研制，支持DVB-C（ITU-T J.83A／C）传输标准，采用数字处理技术，可解调16、32、64、128、256QAM调制信号，提供符合MPEG标准的MPEG-2 TS码流输出。芯片内部集成10bit高精度AD转换器，支持直接中频采样及低中频采样。

该芯片总体功能框架图见图1。本文工作主要是对内部集成的AD转换器进行测试，由图1中可见，AD的输出直接作为信道解调模块的输入，芯片设计时使用两线串行总线控制，通过对内部寄存器的操作，实现芯片控制和实时信息的获取。所以对系统中内嵌ADC的输出采样就必须依靠于对内部寄存器的控制。

1 测试方案

芯片内集成高精度10bitAD模块，对调谐器输出的中频信号进行带通采样，采样频率为28.92MHz，调谐器输出中心频率为7.23 MHz或36.15 MHz，芯片可容许的中频偏移为600kHz。

AD的输入方式为差分输入，信号幅度为1VPP，中频信号经过AD模块后变为数字信号，输出给后续模块进行数字信号处理。

在测试前，对芯片功能进行了具体分析，与ADC测试相关的引脚及功能描述如表1所示。

图1 数字电视信道解调芯片功能框架图

表1 与内嵌ADC测试相关的引脚及功能描述

其中，ADC的输入为差分输入（58、59脚），与芯片二线串行总线控制相关的引脚为SCL（44脚）和SDA（43脚），Test0到Test7为ADC的输出引脚，当TestEn为高电平时，ADC的输出不再作为信道解调电路的输入，而是直接输出，故可以测试使用；另外ADC输出的高2位在30脚和31脚复用输出，但在系统设计中，作为信道解调电路的输入时，高2位舍弃，只是低8位有效。

基于管脚功能分析后，该电路模拟部分的电路连接如图2所示。

图2 待测电路模拟部分的电路连接

基于图2，整个芯片测试夹具如图3所示。

图3 测试夹具概略图

对于ADC的测试是通过二线串行总线进行控制的，芯片支持二线串行总线最高频率为400kHz，图4所示为二线串行写操作时序图，图5所示为二线总线读操作时序图，测试程序就是根据图4和图5的时序图进行测试向量的编写的。芯片控制ADC输出的寄存器地址为“A011100”，其中A由外部输入管脚Addr的电平值决定，其写地址为“A0111000”，读地址为“A0111001”。

图4 二线串行总线写操作

图5 二线串行总线读操作

2 测试结果

在测试夹具和测试程序开发完成后，即可开始进行测试。测试结果如图6所示。图6为一个LabVIEW界面，因为Gemini500是混合信号系统，数字部分是Vanguard系统，而模拟部分则通过VXI总线，通过LabVIEW进行控制。

图6 测试结果显示界面示意图

Gemini500中把DSP运算功能集成进了LabVIEW中[2]，从图中可直接看到结果，从图6中可以看出，SNR＝61.5, THD=-72.9, SINAD=61.2,PD=-78.5, ENOB=9.9，满足了系统芯片的要求，说明该芯片内嵌的ADC性能指标较好，能够满足系统的需要。

测试时发现，由于电路设计中的因素，内嵌式ADC在写读转换时，所需转换时间较长，如果测试向量中所设置的转换时间不够，则ADC的转换结果不理想，这样外部测量会产生误判断；通过实际摸索，根据Gemini500验证系统的内部功能，可以找到最佳的转换时间向量长度，根据最佳设置，能够得到理想的测量结果。

对于测试时所遇到的上述写读转换时间问题，只是在测试ADC时有用，在芯片实际应用时，由于ADC的输出直接接到下一级，此时不必考虑转换时间，所以并不影响实际应用结果。但系统内嵌式ADC都会遇到这种问题，所以，在测量系统内嵌式ADC时，需要注意的问题之一就是需要仔细设置写读转换时间，否则会由于设置时间的不当而带来测量误差。

3 结论

本文针对系统芯片内嵌式模数转换器的测试方法进行了介绍，基于Gemini500验证测试系统，文中具体对测试夹具的开发和测试向量中控制矢量的时序关系进行了介绍。在测试夹具和测试程序开发完成后，对于内嵌式ADC，需要认真设置ADC输出的写读转换时间，这是在内嵌式ADC测试过程中需要注意的重要问题，在以上准备基础上，得到了内嵌式ADC的测试结果，结果证明，本文所介绍的内嵌式ADC的测量方法可行，而且测量结果与预计结果相符，证明了测试的正确性。对于一般性的内嵌式IP核的测试具有重要的借鉴意义和参考价值。

[1]Zorian Y, Marinissen E J , Dey S. Testing embedded core based system chips [A]. IEEE Int Test Conf[C].Washington D C , USA. 1998. 130-143.

[2]Whet sel L. An IEEE 1149. 1 based test access architecture for ICs with embedded cores [A]. Int Test Conf [C]. Washington D C , USA , 1997. 69-78..

[3]Rochit Rajsuman, System-on-a-Chip:Design and Test,Artech House,2000.

[4]Samiha Mourad,Principle of Testing Eectronic Systems,John Wiley &Sons,Inc.,2000,377-399.