梁 晨

（中国电子科技集团公司第二十研究所，陕西 西安 710068）

0 引 言

在雷达信号处理中，对目标进行成像识别时，宽带信号具有距离分辨率高、目标识别能力好、抗杂波和抗干扰能力强等优点，在当前先进的雷达系统中得到了越来越广泛的应用。宽带雷达信号的产生技术也一直受到了广泛关注[1]。随着高速数模转换器（Digital to Analog Converter，DAC）芯片的技术的发展，DAC 芯片已经达到千兆次采样率（Gigabit Samples Per Second，GSPS）量级，为宽带信号的产生提供了条件。由于现场可编程逻辑门阵列（Field Programmable Gate Array，FPGA）时序收敛限制，最高工作频率只能达到几百兆赫兹，远低于高速DAC 的采样率量级。为了匹配高速DAC，达到较高的基带采样率，必须采用多相的方式使FPGA 内的采样率达到相应指标。随着雷达信号处理技术的发展，对于线性调频信号参数实时切换的需求也变得十分迫切[2]。

王炜珽等人通过研究直接数字频率合成（Direct Digital frequency Synthesis，DDS）技术的原理和电路结构，在FPGA 中实现了18 MHz 带宽的线性调频信号的产生[3]。贾建超等人给出了基于FPGA 和DAC的宽带线性调频信号的产生方法，该方法利用FPGA计算相位，并配合sin/cos查找表产生线性调频信号[4]。如果用DDS IP 核来产生线性调频信号，可简化用户需实现的逻辑运算，且DDS IP核内包含sin/cos查找表，可省去sin/cos 查找表的设计生成。

基于Xilinx DDS IP 核和高速DAC 架构，设计了一种可实时参数切换的多相宽带线性调频信号发生器，其中线性调频信号中心频率、时宽、带宽以及占空比等参数可实时切换。经仿真和上板验证，该方法准确可靠，具有一定的实用价值。

1 Xilinx DDS IP 核

Xilinx DDS IP 核主要由2 个主要部分组成，即相位发生器和sin/cos 查找表，这2 个部分可以单独或一起使用，如图1 所示。

图1 Xilinx DDS IP 核的内部结构

相位发生器由一个累加器和一个可选的加法器组成，用来产生相位偏移。IP 核被定制时，相位增量（PINC）和相位偏移（POFF）可以独立配置为固定模式、可编程模式（使用CONFIG 通道）以及流模式（使用输入PHASE 通道）[5]。

当设置为固定模式时，DDS 输出频率在用户自定义IP 核参数时设置，不能调用IP 核后进行调整。

当设置为可编程模式时，CONFIG 通道TDATA字段有一个子字段用于输入相位增量（PINC）和相位偏移（POFF）。如果相位增量（PINC）和相位偏移（POFF）均不设置为可编程，那么没有CONFIG 通道。

当设置为流模式时，输入PHASE 通道TDATA字段有一个子字段用于输入相位增量（PINC）和相位偏移（POFF)。如果2 者都不是流模式，那么没有输入PHASE 通道。当相位增量（PINC）被设置为流时，可以配置一个可选的RESYNC 流输入。当使能时，该信号重置信道的累积相位。

DDS 波形的输出频率fout与系统时钟fclk、相位累加器中的比特数Bθ(n)以及相位增量值∆θ相关，即

产生输出频率fout所需的相位增量值∆θ为

n时刻的量化相位值θ(n)表式为

式中：φ(n)为n时刻的相位。

2 多相本振信号产生

2.1 多项本振信号的分解

假设本振信号频率为fc，则本振信号x(t)的表达式为

假设产生本振信号的采样频率为fs，则离散化的本振信号x(n)的表达式为

假设本振为K相数据流，则第i（i=0,1,…,K-1）相的本振信号信号xi(m)的表达式为

由此可见，多相本振可分解为一个固定本振和K个相位偏移器。每一相可看作在单相采样率fs/K下产生频率为fc的固定本振，并进行一个相位偏移。

2.2 基于DDS IP 核的多相本振信号产生

由式（2）可得，基于多路DDS 的多相本振信号产生，相位增量（PINC）表达式为

由式（3）可得，相位偏移（POFF）的表达式为

在本振频率fc、采样频率fs以及相位数量K不变的情况下，每相DDS IP 核的相位增量（PINC）和相位偏移（POFF）可配置为固定值。在工程应用中，当硬件和驱动程序设计完成后，采样频率fs和相位数量K一般固定不变。为实现本振频率fc可以实时配置，将DDS IP 核的相位增量（PINC）和相位偏移（POFF）配置为可编程模式。配置参数根据式（7）和式（8）计算，当fc更改配置值后，计算新的DDS IP 核配置值，并更新DDS IP 核的配置。在FGPA 实现时，式（7）和式（8）存在公因式fc2Bθ(n)/fs，可共用该计算结果，再分别乘以相应系数。

3 多相线性调频信号产生

3.1 多相线性调频信号的分解

线性调频信号s(t)可以表示为

式中：A为幅度值；f0为起始频率；α=B/τ为调频斜率；B为信号带宽；τ为脉冲宽度。

假设产生线性调频信号的采样频率为fs，则离散化的线性调频信号s(n)的表达式为

参照多相本振信号的分解，假设线性调频信号为K相数据流，则第i相的线性调频信号si(m)的表达式为

由此可以看出，多相线性调频信号分解后，每相都是一路线调信号再加一个相位偏移器。

3.2 基于DDS IP 核的多相线性调频信号产生

式中：PING(0)=θ(0)=0。

由式（12）可以推出相位增量累加公式为

式中：PING(0)=0；

如果按照式（12）实时计算相位增量，需要计算乘法，但FPGA 乘法计算的实时性达不到要求，只能根据式（13）采用累加的方法完成相位增量的实时计算。相较于按照式（12）进行计算，累加计算的方法由于累加值b量化误差的原因，单脉冲内会存在误差累积，精度不及乘法计算的方法。如果信号产生器产生的线性调频信号参数固定，则可由式（12）计算完成相位增量参数并存到FPGA 存储器内。为实现线性调频信号参数实时配置相位增量（PINC），采用累加式（13）来实现。为尽量减小量化误差积累效应，可以在资源允许的范围内尽量增大量化位宽Bθ(n)。在FPGA 实现计算PING(1)时，前2 项可与POFF(i)共用部分计算结果，第3 项等于累加值b的1/2。

4 仿真与上板验证

4.1 多相本振信号产生的仿真结果

根据式（6），MATLAB 仿真产生的多相本振信号如图2 所示，其中采样频率fs=1 920 MHz、本振频率fc=500 MHz、多相数K=8。

图2 多相本振信号的MATLAB 仿真结果

基于多路DDS IP 核的多相本振信号，FPGA 逻辑功能仿真结果如图3 所示，信号参数同上。

图3 多相本振信号的FPGA 逻辑功能仿真结果

经过对比，FPGA 逻辑功能仿真结果与MATLAB产生结果一致。

4.2 多相线性调频信号产生的仿真结果

根据式（11）MATLAB 仿真产生的多相线性调频信号如图4 所示，其中采样频率fs=1 920 MHz、起始频率f0=300 MHz、信号带宽B=400 MHz、脉冲宽度τ=5 μs、多相数K=8。

图4 多相线性调频信号的MATLAB 仿真结果

基于多路DDS IP 核的多相线性调频信号，FPGA逻辑功能仿真结果如图5 所示，信号参数同上。

图5 多相本振信号的FPGA 逻辑功能仿真

经过对比，FPGA 逻辑功能仿真结果与MATLAB产生结果一致。

4.3 上板验证

在Xilinx XC7K325T+AD9739 的硬件平台完成上板验证。AD9739 是14 位高速DAC，以2.5 GS/s 的更新速率在基带模式直接合成1.25 GHz 的直流信号，在混频模式下产生1.25 ～3.0 GHz 的信号。本设计使用基带模式，采样率为1.92 GS/s，驱动用户接口为8相接口，每一相采样时钟240 MHz。采用多相混频结构来实现基带信号频率搬移，实现结构如图6 所示[6]。

图6 多相混频实现结构

通过Xilinx VIO IP 核灵活配置输出线性调频的带宽（单位MHz）、中心频率（单位MHz）、脉冲宽度（单位μs）以及脉冲周期（单位μs）参数，如图7 所示。

图7 Xilinx VIO IP 核参数设置界面

产生信号的频谱如图8 所示，可以看出产生信号频谱与图7 中参数配置结果一致。

图8 DAC 发射信号频谱

5 结 论

基于Xilinx DDS IP 核和高速DAC 架构，设计了一种可实时参数切换的多相宽带线性调频信号发生器，能够根据用户任务需求实时切换线性调频信号参数。经仿真验证，该信号产生器结果准确无误。经验证，该信号产生器可在Xilinx FPGA 中准确稳定工作，具有较好的实际应用价值。