喻荣梅 崔炜程 张飚

（南京电子技术研究所 江苏省南京市 210039）

随着技术发展推动，地面情报雷达的技术发展经过了几次重大的技术革新：从非相参体制雷达发展到相参体制雷达、从电子管发射机发展到全固态发射机、从机械扫描向相控阵扫描发展、从移动雷达到高机动雷达、从有源探测向有源和无源相结合的发展[1]。信息处理技术也从没有独立信号处理器、只有简单信号处理功能，发展到将全数字信号处理技术与雷达天线技术、数据处理技术等高度结合，集监视、跟踪、截获、干扰、识别等功能于一身[2]。

早期的信息处理主要是采用模拟的处理方法，包括运算放大电路、声表面波器件以及电荷耦合器件等[3][4]，随着电子技术快速发展，数字信号处理应运而生，DSP、FPGA、CPU 等各种高性能器件应用于实时信息处理。随着新标准、新技术的出现，地面情报雷达信息处理平台架构在不断变化、改进。

1 信息处理平台系统架构发展

如图1所示，典型的地面情报雷达信息处理流程包括信号处理、数据处理两个阶段。由于数字波束形成处理和旁瓣对消处理数据量较大、运算规则，一般采用灵活性高、处理能力强的FPGA 实现；旁瓣对消之后的脉冲压缩、杂波抑制、干扰抑制、检测综合等处理数据量和运算量相对较小、运算不规则，适合由DSP、高性能CPU 等处理器完成；数据处理阶段数据量小、计算复杂，通常采用通用计算模块完成。本文主要讨论旁瓣对消之后的信号处理与数据处理平台系统架构。

图1：典型地面情报雷达信息处理流程

传统雷达信息处理采用针对特定型号雷达的专用硬件设计方式，此类系统完成特定的处理任务有很高的处理效率，但由于信息处理算法与硬件结构之间紧密相关，通用性和可扩展性差，系统设计开发周期长。随着半导体技术、芯片技术的快速发展，信息处理硬件平台也在不断的更新换代，目前已形成了以DSP 芯片、高性能CPU 等器件为核心的多型处理板卡，模块化、通用化、组合化设计可满足不同产品对信息处理的应用需求，系统的拓扑结构配置灵活、可扩展性强、可靠性高。

标准总线，是构建信息处理系统平台的基础，国内雷达信息处理平台系统早期多采用自定义总线，近几年逐渐采用VME(Versa Module European)、CPCI(Compact Peripheral Component Interconnect)、VPX 等标准总线[5]。本文根据平台总线技术特点，将地面情报雷达信息处理平台划分为三个发展阶段：

（1）第一代：非通用处理平台；

（2）第二代：并行总线通用处理平台；

（3）第三代：串行总线通用处理平台。

1.1 第一代：非通用处理平台

1.1.1 自定义总线

在引入标准总线前，对于特定型号雷达，均采用量身定制的方式实现信息处理平台系统设计，内部硬件架构固定，数据传输方式单一。

1.1.2 系统架构

基于自定义总线技术，采用ADSP21060、TMS20C6701为处理芯片构建信息处理系统平台。系统平台由多种功能处理模块和配套的机箱电源等组成，平台实物图如图2所示。

图2：第一代信息处理系统平台

应用系统采用流水式处理架构，如图3所示。根据功能流程图，由固定的模块完成固定的信息处理功能。

图3：第一代信息处理系统处理架构

这种架构下，各功能模块相互独立，单模块间功能耦合，实时性好、硬件结构简单。其缺点是通用性、可扩展性差。

1.2 第二代：并行总线通用处理平台

1.2.1 并行总线技术

传统量体裁衣式的信息处理平台系统设计作为基于特定应用场景设计的专用系统，系统升级代价高、技术复用率低、研制周期长，已无法满足日益增长的应用需求。因此，标准化、模块化、通用化的平台设计成为新的发展潮流。

主流的总线规范是由PICMG(PCI Industrial Computer Manufacturers Group)提出的CPCI 总线标准和VSO 组织提出的VME 总线标准[6]，两者都是共享式并行总线。

信息处理平台需完成信号处理和数据处理算法运算、数据通讯通道构建和对外接口，可分为通用处理模块、接口模块、背板。通用处理模块完成数据运算功能；接口模块完成对外接口；背板提供标准的板卡槽位，为各功能模块间提供电流传输、时钟和高速信息交互的通道。通用处理平台可兼顾信号处理和数据处理两种需求。

1.2.2 系统架构

第二代处理平台处理器主要为ADSP21160、TS201和MPC7448[7][9]，基于CPCI、VME 总线构建信息处理应用系统平台，系统平台实物图如图4所示。

图4：第二代信息处理系统平台

应用系统采用基于Link数据互连的串行处理架构，如图5所示。根据功能流程图，将不同的功能分配到不同硬件板卡不同DSP 上实现。

这种架构下，模块化程度高，通用性强，功能与硬件模块解耦，应用实现简单。其缺点是，数据板卡间数据交互接口为定制互联，系统可扩展性存在一定限制。

1.3 第三代：串行总线通用处理平台

1.3.1 串行总线技术

新装备对雷达信息处理平台系统传输速率提出更高要求，并行总线已无法满足需求，国内各单位相继研究并采用CPCI Express、VXS(VME-bus Switched Serial)、VPX高速串行总线和协议。由于VPX 比CPCI Express、VXS 支持更多的总线和协议，具有更高的可靠性，结构也更加灵活，因此得到广泛应用[5]。而Open VPX 系列规范作为VPX 系统标准的升级和完善，其在模块、互联、系统等方面作出了详细的规范[10]。

1.3.2 系统架构

处理器有华睿1 号、华睿2 号等型号DSP，8640D、E5 系列、FT 系列等高性能CPU，其中，华睿系列DSP、FT 系列CPU 均为我国自主研制的高性能国产化芯片。信息处理应用系统平台由处理模块、交换模块、背板和配套的机箱电源等组成，系统平台实物图如图6所示。

VPX 高速串行总线时期，雷达信息处理系统平台采用的高性能互联技术主要为SRIO（Serial RapidIO）[11]和40GbE（Gigabit Ethernet）[12][13]。基于全交换数字传输网络，处理平台内的各种数字信号处理器都连接到高速数字传输网络上，每个处理器与其他任一处理器都可高速通信[10]。

基于Open VPX 总线设计的平台系统全交换拓扑结构如图6所示。处理模块间的高速率、大容量数据的交换通过高速串行总线，由基于VPX 总线的全交换的背板和交换模块完成。

图6：第三代信息处理系统平台

第二代处理平台系统串行架构与处理流程是紧耦合，可靠性、扩展性较差，制约了信息处理功能升级、软件重构。得益于第三代处理平台全交换互联拓扑结构，信息处理采用基于处理节点轮询机制的并行处理架构。处理节点的配置数量取决于计算单元的计算能力，处理节点可以是单个CPU，也可以是一个处理板，或由分布在不同板卡上的几片DSP 组成，每个处理节点完成当前帧内所有数据的全流程信号处理功能。由交换模块根据处理节点的忙闲状态，完成数据轮询分发，所有并行处理节点独立执行相同的信息处理任务[14]。

图7：基于Open VPX 全交换拓扑结构

基于SRIO、40GbE 数据交换的典型系统架构分别如图8、9所示。两种架构中，均由交换模块实现数据同步、轮询发数。基于SRIO 数据交换架构中，单个信号处理节点由两片DSP 组成，完成脉冲压缩、杂波抑制、干扰抑制、检测综合等功能，由一片DSP 完成轮询数据汇总，由两片DSP 完成数据处理功能。基于40GbE数据交换架构中，单个信号处理节点由单个处理板组成，由一个处理板完成轮询数据汇总，由一个处理板完成数据处理功能。

图8：基于SRIO 数据交换的典型系统架构

图9：基于40GbE 数据交换的典型系统架构

轮询并行处理架构实现了软件与硬件高度解耦，硬件使用效率和系统可靠性均得到较大提升。同时，硬软件架构简洁，易开发、易维护、易升级，人力成本大大降低。

1.4 未来发展趋势

未来雷达技术不断进步发展，数据带宽越来越宽、运算量越来越大，对信息处理平台的运算速度、数据吞吐能力及数据传输带宽的需求也将不断增长。信息处理体系架构将继续向着开放、规范统一、灵活重构发展。

对于地面情报雷达而言，信息处理功能采用通用化模块依然是业界主流发展方向，但随着信息处理功能的升级，单一种类的模块或许无法满足多种多样的处理需求。

1.4.1 通用处理

通用处理平台将具有更高的总线传输带宽、更强的运算能力和更灵活的数据交互能力，同时，高性能全国产化平台也是当下实现装备自主可控的必经之路。

1.4.2 通用处理+高速处理

针对多通道、大带宽的处理需求，可新增协处理平台实现对通用处理平台的补充。由CPU/DSP 通用处理器完成数据收发、逻辑计算，协处理器实现高需求的旁瓣对消和信号处理多通道并行的计算。协处理器可选用高性能FPGA、GPU 器件。

2 结语

本文介绍了地面情报领域雷达及其信息处理技术演进过程，以平台总线技术发展历程为依据，将信息处理平台分为三个阶段，分析了各阶段平台总线特点及系统架构技术。最后，根据该领域雷达信息处理发展特点，展望了未来信息处理平台及系统架构的发展方向。