杨鸿宇，李新

（沈阳工业大学信息科学与工程学院，沈阳 110870）

1 引言

随着科技的进步，通信和数字信号技术快速发展，ADC的研究也越来越受到重视。高品质的音频设备和仪表测量对ADC的精度、分辨率和功耗等方面要求较高，业界对Σ-Δ型ADC的改进与创新也不断涌现[1]。Σ-Δ型ADC在主流ADC中可实现的精度最高，它利用过采样技术和噪声整形技术降低对电路模拟部分的设计要求，这两样技术都是通过调制器来实现的。调制器除了有过采样和噪声整形的功能以外，转换器精度还需要通过调节调制器的各种参数来提高，例如增加过采样率、积分器阶数或量化器位数的办法来进行提升[2]。调制器的结构及参数都影响着转换器的性能。在此对调制器进行研究设计，以求达到高精度转换器的要求。

2 Σ-Δ调制器基本结构及工作原理

Σ-Δ型ADC的基本结构如图1所示，它由模拟调制器和数字抽取滤波器组成，可将Δ值（即前后两个采样值的差值）积分后输入到量化器进行编码，而这一过程发生在调制器中。

图1 Σ-Δ型ADC基本结构

Σ-Δ调制器主要包括过采样、积分器、量化器以及DAC[3]。如图2所示，为一阶调制器典型的结构框图。

图2 一阶Σ-Δ调制器原理框图

X(t)与反馈信号X(t)在经过加法器后作差得到的信号进入到量化器中，再在采样脉冲的作用下，量化器对X(t)与X(t)的差值进行正负判断，如下式：

若公式(1)成立，量化器输出二进制编码1，否则输出0[4]。

Σ-Δ型ADC利用过采样技术及噪声整形技术来提高精度。这两个重要过程详细分析如下：

1)过采样

运用过采样技术的转换器，它的量化误差会均匀的分布在采样频率范围内，由于噪声都分布在远大于奈奎斯特频率的范围中，因此奈奎斯特频率内的噪声功率就会缩小[5]。因为过采样拓展了量化误差频带，量化误差在频带内减小，计算公式如下：

式中，Ros为过采样率，即过采样转换器的量化误差与奈奎斯特转换器的量化误差之比值。

2)噪声整形

由上述讨论可知，应用过采样技术可以有效减小量化误差，但是不可能会无限制地增加Ros，因此还需应用噪声整形技术。过采样技术的基本思想是通过拓展频谱将带内的误差噪声“稀释”[6]，而噪声整形是把带内的噪声误差移到高频范围内。

3 Σ-Δ调制器主要电路设计

3.1 全差分放大器

选择合适的放大器才能满足积分器的需求，因为放大器对积分器的性能影响较大。放大器全部采用全差分结构，这种结构能够有效地减小各种噪声并增大输出电压摆幅。通过对传统放大器进行改良，此处设计一款性能更好的全差分放大器，它主要放大电路是采用OTA结构，如图3所示。

图3 放大器中的OTA部分

图中，两个输入端为N型沟道输入对管，N型沟道比P型沟道输入管的运放增益大；频率响应的主极点在输出端两个PMOS管的漏端，非主极点在这两个管子的源端。OTA结构的前后分别连接应用了gain-boost原理的电路，以此来提升放大器的输出阻抗，从而提升放大电路的增益。在高增益的情况下，电路输出的共模电平对器件失配很敏感，所以在电路的最后增加了共模反馈网络CMFB来保证负载管的输出共模电压能够尽量保持在理想的VCM电平上。采用这一方法进行设计，不仅提高了放大器的增益、稳定了共模信号，还能降低功耗。

在常温27℃，电源电压1.8V的条件下，对此改良后的放大器进行AC交流仿真，得到的频率特性如图4所示。

图4 放大电路频率特性

从图中可以看出放大器的增益带宽积（GBW）为1.356MHz；增益降到0dB时，对应的相位值约为70.3，因此该放大电路的相位稳定裕度约为109.7。

3.2 量化器

一位量化器就相当于一个比较器，多位量化器则用flash型ADC来充当量化器[7]。量化器的位数直接决定了DAC的位数，位数太高会使DAC的线性度变差，并且会加重模数转换器中对模拟部分设计的负担。

根据全差分电路的特点，先将比较器的正负输入端分别与积分器的正负输出端连接，然后对全差分输出信号进行比较后再输出数字信号。考虑到ΣΔ型ADC的结构需求，此处只讨论一位量化器，设计电路如图5所示。它是一种再生比较器结构，其中负载MOS管采用交叉耦合的连接方式能够使输出信号很快达到所需电平。输入管和负载管之间用时钟来控制通路的导通和关闭，输出端连接反相器来对电平进行调整。

图5 一位量化器设计电路

在常温27℃、电源电压为3 V的情况下，对V+端加以2V电压，再对比较器进行仿真，得到如图6所示的实验结果。

图6 比较器仿真结果

从图中可以看出，当V-端电压上升到大于2V，即超过V+端电压之时，输出端将从高电平转变为低电平。

3.3 D触发器

调制器除了内部的模拟电路外，还需要在输出端连接触发器，以便和之后的数字部分相连接[8]。D触发器的电路结构及仿真结果如图7、图8所示。从图8中可以看出，当时钟上升沿到来时，D触发器的输出跟上升沿到来之前的D端状态相同。

图7 D触发器电路结构

图8 D触发器仿真结果

3.4 一位DAC

除差分器、一位量化器、D触发器之外，调制器的反馈回路还与一位DAC相连。它由开关组成，作用是将从量化器的输出反馈回来的信号转换为模拟信号，通过将此信号与模拟输入端的信号进行比较，选择出合适的参考电压。一位DAC因为结构简单，也可以通过数字电路设计出来。

4 调制器的整体仿真

以12位Σ-Δ型ADC为例，采用上述结构进行电路模型仿真，得出的仿真电路结构图如图9所示。可见，在由全差分放大器构成的积分器的输出端为正值的时钟周期内，D触发器的输出通过反馈向积分器的反向输入端提供正电荷，进而使得积分器的输出电压下降。反之，积分器的输出电压小于0时，积分器的输出电压上升。

图9 调制器仿真电路

在积分器的同相输入端和反向输入端之间加入输入信号，即在电路图中运算放大器的两个输入端之间加入一个幅值为1.8V、频率为50kHz的正弦信号电压源。当输入信号为交流信号时，得到积分器的VO1、VO2输出端和D触发器Q输出端的仿真结果如图10所示。

图10 正弦输入时输出结果

为了更便于进行傅里叶运算，采样点通常会选择2N个，所以在12位Σ-Δ型ADC中采样点选取了4096个。当输入为正弦信号时，仿真输出波形如图10所示。可以发现此时无法通过直接观察仿真结果来评价转换器性能好坏，若要利用tran仿真结果来判定转换器的性能还要借助calculator中的“dft”函数，对输出数据进行函数处理。

D触发器的Q输出端在经过“dft”函数处理后的局部功率谱如图11所示。从图中可以清楚看出sigma-delta型ADC的噪声存在整形特性。

图11 输出结果的功率谱

5 结束语

Σ-Δ型ADC的模拟部分虽然比其他类型ADC的模拟部分有所简化，但其对转换器精度提升方面来说是非常重要的。在对原有的Σ-Δ型调制器理论基础上加以创新，设计出了高增益全差分电路以及性能更好的量化器，并且对调制器进行整体仿真。从仿真结果中可以看出其表现符合预期，完全适用于高精度ADC的研究。