方 毅 梁旭声 史志芳 韩国军

(广东工业大学信息工程学院 广州 510006)

1 引言

6G 技术可以实现更快的网络速率、更低的接入时延以及更广的通信规模，但是该技术的产生也给存储设备带来了巨大的挑战。随着新一代移动通信技术的快速发展和各种应用场景的出现，产生了海量的应用数据，对存储设备的容量和可靠性都提出了更高的要求。与非门(Not AND, NAND)闪存作为一种高效的存储介质已广泛应用于各种存储设备。随着芯片封装尺寸的不断缩小以及多级电平单元(Multi-Level Cell, MLC)技术的发展，闪存遭受了更为复杂的噪声和干扰[1]。这些噪声主要包括编程噪声、随机电报噪声(Random Telegraph Noise,RTN)、数据持久性噪声(Data Retention Noise,DRN)以及单元间干扰(Cell to Cell Interference,CCI)，严重影响了闪存的可靠性和耐用性[2,3]。

为了提高数据存储的可靠性，差错控制编码(Error Control Codes, ECCs)技术被应用于提升闪存系统的误码性能。作为一种逼近容量限的差错控制编码，低密度奇偶校验码(Low Density Parity Check Code, LDPC)在置信度传播(Belief Propagation, BP)译码下可获得优异的纠错性能，故已被广泛地应用在闪存系统中[4]。

准确的对数似然比(Log Likelihood Ratio, LLR)信息是保证BP译码成功的前提条件[5,6]。然而NAND闪存存在各种噪声和干扰，对LLR信息的准确性产生了极大影响。为了提高LLR信息的可靠性，Aslam等人[7]提出了持久性感知置信度传播译码算法(Retention-Aware Belief-Propagation,RABP)。Zhang等人[8]提出了一种噪声特性辅助的LLR校正方法。但以上方案仅考虑了闪存单元遭受噪声和干扰后的LLR优化，并未考虑特定状态单元的抗干扰特性。

实际上，数据持久性噪声和单元间干扰与闪存单元阈值电压状态密切相关。存储低电压状态的单元发生电子泄露的概率较小，其遭受数据持久性噪声影响也就比较轻。同时，存储低电压状态的单元在编程时阈值电压偏移更小，所导致的单元间干扰也就更小。因此，更多存储单元处于低电压状态能够有效降低数据持久性噪声和单元间干扰对存储可靠性造成的影响[9,10]。

为了提高存储单元中低电压状态的比例，Guo等人[11]提出了一种数据模式错误感知(Data-Pattern-Aware, DPA)预防方案对原始数据进行重映射处理，该方案的基本思想是通过相邻字节之间的异或操作或者多项式拟合来增加数据中1的比例，从而降低闪存的误码率。Wei等人[12]提出了一种新的半字节重映射编码方案(Nibble Remapping Coding, NRC)，该方案基于实际数据中半字节短码组合出现的频率来设计重映射方案，但是该方案需要针对每一段数据设置相应的映射规则表。Qin等人[13]提出了一种状态重映射策略(Cell State Remapping, CeSR)以降低MLC闪存中的原始误码率，但是该方案未针对其最低有效位数据设计更合理的重映射方案，也未考虑不同闪存结构中干扰的差异。

基于此，本文设计了两种新颖的重映射方案，分别是基于全位线结构的等精度重映射方案和基于奇偶位线结构的不等精度的重映射方案。通过分析闪存全位线结构和奇偶位线结构中噪声与干扰的错误特性，从而引入比特重映射技术，本技术通过调整原始数据中1的比例来增加低阈值电压状态的概率。实验结果表明，所提出的比特重映射方案能有效提高闪存的误码率性能。所提出的比特重映射方案可为6G移动通信中实现数据可靠存储提供一种高效技术方案。

2 MLC闪存信道模型

本文以MLC闪存作为信道模型。在MLC闪存信道中，编程噪声、单元间干扰、数据持久性噪声和随机电报噪声是读写过程的主要噪声来源[14-17]。在加入这些加性噪声分量后，闪存单元的阈值电压可通过式(1)计算

2.1 编程噪声

2.2 数据持久性噪声

数据持久性噪声是一种非平稳噪声，它不仅受PE周期的影响，而且与数据保持时间T有关。随着PE循环次数的增加，晶体管中氧化层的绝缘能力降低，加速了其电子泄露，并且随着数据保持时间的增加，存储在闪存单元中的电子数量进一步减少，闪存单元的阈值电压分布向左偏移。数据持久性噪声的阈值电压分布可以被建模为[15,16]

图1 MLC闪存信道模型

2.3 单元间干扰

2.4 随机电报噪声

3 新型重映射方案

本节分析了格雷映射场景下MLC闪存的错误模式，设计了重映射方案的整体实现框架，提出了基于全位线结构的等精度重映射方案和基于奇偶位线结构的不等精度重映射方案，以调整原始数据中的单元状态比例。

3.1 错误模式分析

MLC闪存中，一个单元存储2 bit的信息，共有4种不同的阈值电压状态，分别是擦除状态S0和编程状态S1, S2,S3。基于LDPC码的自交织特性，当LDPC码应用在MLC闪存系统时，可以将其视为4脉冲幅度调制(4-Pulse Amplitude Modulation,4PAM)比特交织编码调制(Bit Interleaved Coded Modulation, BICM)系统[20]。为了获得优异的性能，通常将格雷映射应用于此类系统中，闪存单元4种阈值电压状态分别代表数据符号11, 10, 00, 01，相邻的阈值电压状态之间存在1 bit的差距。图2描述了格雷映射下的MLC闪存的阈值电压分布，可以看出当闪存单元的阈值电压状态发生改变时，大概率只会发生1个比特的错误。

图2 格雷映射下的MLC闪存阈值电压分布

在格雷映射场景下，闪存的低电压状态表示数据符号11和10，显然这两种数据符号的共同特点是含有较多的1。图3 给出了两种不同闪存位线结构在数据中1的比例不同的情况下的信道互信息。由此可见，当数据中1的比例越高时，信道条件越好。

图3 两种闪存结构中不同数据的互信息

3.2 比特重映射框架

为了提高闪存的原始误码率(Raw Bit Error Rate, RBER)性能，可采用重映射技术提高原始数据中1的比例，从而使更多的闪存单元处于低电压状态。通过分析单元状态和干扰强度之间的关系以及两种结构中主要干扰源的差异，提出了两种重映射方案。方案主要由3部分组成：(1)数据分割；(2)比特翻转；(3)记录标志位。图4给出了比特重映射方案的整体实现框架，其中，计算逻辑用于数据分割，重映射逻辑用于执行比特翻转操作，片内控制逻辑用于保存用户数据和标志位。

图4 比特重映射方案的实现框架

(1)数据分割。比特重映射技术的处理单元是通过分割数据获得的数据段。因此，进行数据重映射首先需要将一页数据划分为几个数据段。每个数据段的长度LS可 通过划分的数据段数N和原始数据长度LRD计算得到，具体为

对于分割完成的数据段，需要使用计数逻辑统计段中MSB页和LSB页数据上0和1的相对比例以便执行每个数据段最优的比特翻转方案获得更多低电压状态的闪存单元。特别地，为了适应奇偶位线结构的错误特性，需要分别对奇单元和偶单元中的数据进行统计。

(2)比特翻转。对于每个数据段，检测数据中0和1的相对比例，判断是否需要执行相应的比特翻转方案。值得注意的是，对MLC闪存而言，为了获得更多电压相对较低的单元，要求增加每个数据段中11组合的数量并尽可能避免01，故需要分别对闪存的最高有效位(Most Significant Bit, MSB)和最低有效位(Least Significant Bit, LSB)页数据进行比特翻转处理。由图2可知，对于MSB页数据，低电压状态的显著特征是含有更多的1，故对于此页数据，1为MSB最佳值，希望通过比特翻转操作获得更多的1。对于LSB页数据则需要根据对应的MSB页数据进行处理：当MSB页数据为1时，由于11的电压值比10低，此时1为LSB最佳值，故希望通过比特翻转操作在对应LSB页中得到更多的1；同理，当MSB页数据为0时，由于00的电压值比01低，此时0为LSB最佳值，故希望通过比特翻转操作在对应LSB页中得到更多的0。

(3)记录标志位。每个数据段执行完比特翻转操作后，需要使用标志位记录其翻转情况以便译码后选择适当的逆翻转操作恢复原始数据，保存数据时标志位可作为带外数据被片内控制逻辑保存在闪存系统中。为了实现完整的读写过程，接收端需要在译码后执行比特逆映射以恢复原始数据，因此在发送端执行比特翻转操作后需要记录对应的标志位以表明数据段所选用的方案：使用标志位“1”代表数据段执行比特翻转，标志位“0”代表数据段不执行比特翻转，并在发送端将标志位记录在带外数据区，保存在内存中。

3.3 基于不同结构的重映射方案

本节将提出两种不同结构的重映射技术，进而通过提高闪存系统中存储数据上1的比例，降低闪存的原始误码率。图5描述了两种不同的闪存位线结构。对于全位线结构而言，每个单元会受到来自垂直和对角方向的干扰；对于奇偶位线结构而言，闪存单元不仅会受到垂直和对角方向的干扰，还会受到同一字线水平方向上相邻单元的干扰。因此，本文设计了不同的重映射方案来适应两种不同位线结构所受单元间干扰的差异。

图5 全位线和奇偶位线闪存结构的受干扰示意图

需要指明的是，本文所提比特重映射算法的主要思想是通过提高闪存中低电压状态单元的数量来降低闪存信道中的噪声和干扰，而MLC闪存中单元的电压状态可被视作4PAM系统，其所对应的4个数据符号可由从高到低的4个电压状态来表示，因此对于其他格雷映射的场景，同样可通过调整数据中符号的比例来提高低电压单元的数量，从而减少噪声对单元状态的影响。

3.3.1 基于全位线结构的等精度重映射方案

3.3.2 基于奇偶位线结构的不等精度重映射算方案

如图5(b)所示，对奇偶位线结构而言，闪存中的奇单元的主要干扰来源是位于下一字线垂直方向上的奇单元，偶单元的主要干扰来源是位于同一字线水平方向上的相邻奇单元，由此可知奇偶位线结构闪存中奇偶单元对单元间干扰的影响程度并不相同，对奇单元使用更高精度检测显然能更有效地降低信道中单元间干扰的影响，故针对奇偶位线结构使用不等精度检测。基于此，提出了基于奇偶位线结构的不等精度重映射方案，具体步骤如表2所示。

表2 新型奇偶位线结构重映射方案(算法2)

4 仿真结果分析

本节为了验证所提出的基于全位线结构的等精度重映射方案和基于奇偶位线结构的不等精度重映射方案的优越性，在MLC闪存系统中对原始数据、CeSR方案[13]和所提出的方案进行仿真分析，该仿真是在MATLAB平台实现的。在仿真中，信道编码采用的是码率为8/9的AR4JA原模图LDPC码，译码采用BP算法且最大迭代次数设置为50[22]。此外，闪存信道参数设置如下：写电压水平vw∈{1.4,2.6,3.2,3.93}，CCI耦 合 系 数s=1.5 ,σe=0.35,σp=0.05 ,At=0.000035 ,Bt=0.000235 ,αo=0.3,αi=0.62 ，步进电压增量为ΔVpp=0.3 V，测试中，使用的原始数据长度LRD=3960，并且假设数据保留时间T为500 h。

此外，MLC闪存读取过程的LLR计算采用非均匀量化的方法，阈值电压分布设置6个参考电压电平，具体读参考电压数值根据上述所设的信道参数通过求解输入和输出之间的最大互信息(Maximum Mutual Information, MMI)来获取。

4.1 全位线结构误码性能对比

图6给出了原始数据(1的比例为41.73%)、经过CeSR方案和等精度重映射方案(即算法1)处理后的数据在全位线MLC闪存信道中的误码率对比曲线。由图6可知，所提出的等精度重映射方案的误码率性能优于原始数据和CeSR方案。具体来说，相对原始数据，等精度重映射方案能够带来约1700次的编程/擦除循环次数的改进；相对CeSR方案，等精度重映射方案能带来约800次编程/擦除循环次数的改进。因此，等精度重映射方案能够有效地提升全位线结构闪存的可靠性。

图6 全位线结构误码率对比

4.2 奇偶位线结构误码性能对比

相较于全位线结构，奇偶位线结构的闪存面临更复杂的噪声干扰，但由于其奇偶单元所受干扰程度的差异特性，表2所提出的不等精度重映射方案相较于CeSR方案和等精度重映射方案仍能获得更优的性能。图7给出了奇偶位线结构MLC信道下各种方案的误码率性能对比曲线。可以看出，所提出的不等精度重映射方案可获得最优的误码性能。具体而言，相对原始数据(1的比例为39.56%)，等精度重映射方案能够带来约3600次的编程/擦除循环次数的性能增益；相对CeSR方案，等精度重映射方案能带来约2600次编程/擦除循环次数的性能增益；相对表1所提出的等精度重映射方案，不等精度重映射方案能带来约1400次编程/擦除循环次数的性能增益。

表1 新型全位线结构重映射方案(算法1)

图7 奇偶位线结构误码率对比

5 结论

为了在闪存系统中获得良好的译码性能，本文提出基于全位线结构的等精度重映射和基于奇偶位线结构的不等精度重映射方案。具体而言，对于全位线结构，通过对原始数据进行等精度的比特翻转来提高原始数据中低电压状态的比例。对于奇偶位线结构，提出了奇偶单元不等精度重映射方案，以适应奇偶单元所受干扰的强度差异性。所设计的比特重映射方案能有效地提升闪存中低电压状态单元的比例，使得闪存单元的电压偏移降低，因此能够有效地减少单元间干扰的影响。此外，由于闪存中存储电子发生泄露所引起的数据持久性噪声主要发生在高电压状态单元中，故提高低电压单元状态的比例能够降低数据持久性噪声发生的概率。因此，所提出的比特重映射技术能有效地抑制单元间干扰和数据持久性噪声对闪存信道的影响，延长存储使用寿命。仿真结果表明，所提出的两种比特重映射方案有效改善了闪存的误码性能。因此，所提出的闪存系统性能优化方案可为6G移动通信网络中海量数据的可靠存储提供有效技术解决途径。