卫中阳，张红升，马小东，易胜宏

(重庆邮电大学 光电工程学院，重庆 400065)

0 引言

应急通信广播系统作为紧急情况发生后传播信息的重要途径，属于民生重大工程。应急广播在实现向广大群众传递信息的同时，还能实现信息以及资源共享。应急广播已被列入“十四五”发展规划，来构建国家应急广播体系[1]。在应急广播中，短波波段的数字化广播能够减少传输失真，具有抗干扰能力强、便于储存、频谱利用率高和覆盖范围广的特点，是应急广播建设的重点方向[2]。近年来，国家重点研发计划发布“重大自然灾害监测预警与防范”重点专项，明确将短波技术用于大尺度区域重大自然灾害的应急通信。目前,国产化的数字短波发射装备较少，用于民用级应急通信的几乎没有。现有的商业级数字广播发射机主要采用欧洲的数字短波广播(Digital Radio Mondiale，DRM)标准，包括Ampegon,Fraunhofer,Nautel等。这些商业级广播电台，虽然性能比较稳定，但体积庞大、结构复杂，使得成本高昂[3]。主要原因在于基带信号处理部分的集成度不高，系统功能冗杂造成发射机的体积与成本难以有效降低。同时，短波天波通信中电离层的高度和电子密度是随着日照强度而日夜变化，使得短波传输出现频率选择性衰落，影响短波通信性能[4]。综上，在重大自然灾害下的应急通信中，数字短波发射系统应具备高集成度、便携性、可重构特性以适应多种复杂严峻的工作场景。针对上述需求，本文提出设计高集成度的数字短波基带调制系统，借助片上系统(System on Chip，SoC)技术实现数字短波发射系统的高集成化。此方案可降低数字短波发射系统的体积与成本，并具备重构发射频点的特性，更适合应用于应急通信下的DRM发射系统。

1 数字短波基带系统

根据国际数字短波信息传输标准，DRM是用于30 MHz以下AM广播频段的数字广播。相较于传统模拟短波广播，由于DRM采用正交频分复用 (OFDM)多载波调制技术而具有更高的声音质量、更多的业务类型以及更强的抗干扰能力。

DRM的基带信号生成流程如图1所示。经过编码后的信息源数据通过复合数据接口送给数字短波调制模块进行处理，完成数字短波基带信号的生成[5]。

图1 基带信号生成流程Fig.1 Baseband signal generation process

软件编码部分可按照国际DRM通用协议的规定进行信源编码、信道编码，组合生成数据传输帧。数字短波发射系统中应用了频带恢复技术，可以在低比特率的情况下获得完全音频带宽的音频编码增强办法[6]。发射系统端的传输帧复用器将编码后的数据复用在一起，按协议规定分别经过m-QAM星座映射后再通过FPGA硬件进行IFFT运算，生成数字短波基带信号。本文主要对硬件部分OFDM多载波调制以及整个发射系统结构搭建进行研究。

本文提出如图2所示的DRM发射系统结构，在该结构中将整个发射系统分为3个部分[7]：软件信息编码部分、OFDM调制与数字上变频组成的硬件发射机部分,以及功放和天线部分。

图2 数字短波发射系统结构Fig.2 Structure of digital HF transmitting system

编码软件完成信道编码与数据传输帧的合成，通过软件编码实现能量扩散、可删除型卷积编码、时间交织和频率交织[8]。使用软件来实现这些功能主要是为了节省硬件成本，降低系统复杂度，减少逻辑电路的使用，达到系统最优化。

由于在大尺度区域的应急通信中，对发射系统的集成度、可重构性提出了要求。在本文方案中，OFDM调制与整个发射系统的控制可以在带ARM硬核的Zynq开发板上实现[9-13]。数字基带信号输出到专用可配置的AD9957上变频芯片中，变为模拟输出信号，再经过信号功率放大，通过天线向外部发送，上变频芯片的可配置属性使得发射系统具备可重构特性。同时，采用此方案可以较大地减少外围电路以缩减硬件规模，可在一块单板上实现整个发射系统硬件集成互联，达到提高数字短波发射系统集成度的目的。

2 基带调制系统设计

2.1 OFDM调制电路设计

DRM采用多载波调制进行信息传输，如表1所示，DRM传输协议标准对多个关键传输参数做了详细定义说明。

表1 数字短波协议标准Tab.1 Digital HF protocol standard

如表1所示，该模式下的数字短波信号频谱带宽为10 kHz，带宽里包含206个相互正交的载波，单个载波带宽为46.88 Hz。数字短波基带信号传输采用OFDM调制，调制过程就是把一个OFDM符号数据分配到各个子载波上，实现基带信号复合信息调制。

根据数字短波传输标准，本文在OFDM调制模块中设计了256点的IFFT硬件运算电路，该模块的信号处理流程如图3所示。本设计的优势在于采用模块化思想，将实现OFDM调制功能的一系列电路集成为一个模块，后续可通过软件封装为OFDM调制IP，从而作为一个DRM发射系统的专用基带调制IP来使用。

图3 OFDM调制模块结构Fig.3 OFDM modulation module structure

OFDM调制模块工作流程为：将接收到的外部模块发送的数据存入内部RAM中，调制模块在收到调制开始信号后，将存入RAM中的数据开始读出到IFFT运算电路中。在完成一个OFDM符号数据读入后，开启IFFT运算，得到运算结果后还需添加循环前缀、调整信号输出顺序等，最终输出符合AD9957上变频器件工作时序的基带I/Q信号。该调制模块中包含了状态控制寄存器和控制寄存器，状态寄存器用于外部处理器读出基带信号处理IP中的工作状态、传输模式、帧传输计数和OFDM符号传输计数等信息。控制寄存器主要用于处理器对基带信号处理IP中传输模式控制、启动工作控制以及清除状态寄存器中数据的控制。

出于高集成度的要求考虑，通过参考多款成熟的带ARM硬核的FPGA，选用Xilinx旗下Zynq系列开发板。该开发板具有较高的集成度以及丰富的外设资源，符合本文高集成度、小型化的开发目标。基带信号处理IP里面的寄存器接口以及内存接口都满足AXI总线协议时序，需符合Zynq的接口互联标准。把整个输入数据经过一系列运算变换,得到的输出为I/Q信号的OFDM多载波调制模块封装为遵循AXI协议的外设IP模块。将该基带处理IP添加进设计IP库中即可被SoC硬件系统调用。处理器能够通过内存接口访问RAM，也可以通过寄存器接口访问OFDM调制IP的控制寄存器和状态寄存器

2.2 SoC搭建

SoC有2个显著的特点：① 硬件规模庞大，通常基于IP设计模式；② 软件比重大，需要进行软硬件协同设计。本设计的数字短波基带调制系统采用SoC构架，通过内嵌ARM处理器对所有模块进行协调控制。设计中的处理器只做少量的数据解析和配置[14]，占绝大部分运算量的OFDM调制模块则通过全硬件的方式设计。其中，本设计的数字短波发射系统的基带调制芯片架构如图4所示。传输帧数据在物理传输层通过USB接口传递ARM硬核处理器，由嵌入式软件完成传输帧解析，整理出每个调制符号内待调制的数据。待调制数据通过AXI互联总线写入到系统的BRAM中，其中BRAM采用位宽为8 bit，深度为1 024的IP核,ARM硬核处理器能够通过总线控制BRAM读IP，将BRAM中的数据读到OFDM调制IP中。待调制数据通过总线送入OFDM调制电路后，经过256点IFFT运算、循环前缀添加等数据处理后，最终通过上变频接口电路输出数字I/Q信号。

图4 基带调制SoC架构Fig.4 Baseband modulation SoC architecture

该SoC集成了从传输帧输入到数字基带I/Q信号输出的全部功能。由于短波信号的传输质量易受到频率选择性的影响，通过系统SPI接口配置AD9957上变频器件电路，实现在短波波段上变频频点的可重构，增强数字短波传输质量,以有效应对短波频段频率选择性的影响[15]。数据处理流程的设计能够一定程度上提高芯片集成度，减少SoC总线开销，降低芯片电路规模和硬件成本，更符合应急通信场景下的限制性要求。

2.3 SDK软件设计

DRM发射系统控制程序的开发在Vivado软件下的SDK开发工具中完成，通过C语言程序编写来控制整个发射系统的工作流程。总设计中采用“自底向上”的设计思路，先局部、再整体，对每个子程序都规定其功能，明确输入输出[16]。将控制程序按照如图5所示的顺序，构成整体程序流程图。

图5 主程序控制流程Fig.5 Control flow of main program

应用控制程序首先完成对所有FPGA外设的虚拟地址分配，其中包括DRM基带处理IP、外设MIO口和SPI主设备等。第一步完成后，ARM硬核处理器通过SPI接口对上变频电路AD9957芯片内部的寄存器进行读写配置，可通过写入与读出的寄存器值对比来判断是否正确配置上变频电路。应用程序完成AD9957配置后，数据缓冲池BRAM持续接收AXI总线传输过来的编码数据，待存满后启动，将数据送入DRM基带处理IP内部的 RAM里，然后开启基带处理IP进行多载波调制。由于基带处理IP中设计了一个运算完成标志的状态寄存器，可通过读取该寄存器的值判断工作状态，当完成了一个OFDM符号的数据调制后，再将一个OFDM符号数据从缓冲池BRAM中读入到基带处理IP的内部RAM中，如此循环运行。

3 系统仿真与测试

3.1 IFFT模块仿真分析

该硬件模块为一个基2的256点IFFT运算电路，输入数据处理按照流水线模式，在运算输出周期中，每个时钟周期都输出一点的运算结果。该硬件电路输入到输出的潜在延迟为580个时钟周期，其中从输入数据到全部数据输出的延迟为839个时钟周期。将时钟的频率设置为10 MHz，则计算一个OFDM符号结果的时间为83.9 μs，远小于协议中OFDM符号持续时间，满足设计要求。

将硬件模块仿真中数据的实部与虚部输入到Matlab中进行仿真，IFFT256算法的硬件与软件仿真输出的结果如图6所示。对比输出结果可知，软件与硬件的输出波形基本一致，证明硬件逻辑正确。

本设计采用Zynq系列的ZedBoard开发板作为硬件电路验证平台，该开发板主芯片的型号为xc7z020clg484-1。Vivado软件逻辑综合显示该256点IFFT运算模块使用3 260个逻辑单元，1个DSP48块以及2.5 kB的RAM。

3.2 SoC仿真

本设计需要在Vivado软件block design中完成整体SoC的搭建，将系统模块与自主设计的基带信号调制IP以及其他外设控制模块组合互联为一个完整的系统。通过Vivado软件自带的集成逻辑分析仪(ILA)来完成SoC内部信号的抓取与分析。调试采用SDK软件与硬件联合调试的方式进行，通过设置敏感信号触发条件来实现数据的实时抓取。对数据在BRAM中的写入读取测试如图7所示。

由图7可以看出，SoC中BRAM上的数据可以被正常读取到OFDM调制IP的RAM中，读出信号与软件控制写入的数据一致，说明该数据通路系统功能正确。

图7 ILA测试结果Fig.7 ILA test results

本文主要研究高集成度DRM基带调制电路设计，其中电路的输出是并行的I/Q数据。经过OFDM调制后的I路与Q路数据需要交错输出，以符合上变频器件的输入接口时序。按照数字短波传输协议，在Matlab中搭建软件仿真模型，并加入测试向量，Matlab仿真得到基带I/Q并行输出的仿真结果如图8(a)所示。基带信号数据输出形式为交错的实部与虚部数据，由于采用并行I/Q输出的方式，一个OFDM符号调制后的数据从256个复数变为512个并行I/Q路数据。OFDM传输系统中为了减少多径效应的影响，需要添加循环前缀，图8(b)为循环前缀添加后的基带数据输出。在连续输出的640个数据中，前128个数据是数字短波传输协议中规定循环前缀，而后512个数据为一个OFDM符号的I路与Q路交错输出的数据。该循环前缀通过复制输出OFDM调制数据的后1/4，并添加到OFDM符号前端来减少信号传输中多径效应的影响。硬件仿真中，将输入Matlab的测试向量同时也输入到本文设计的基带调制系统中，通过对比二者的输出来判断该基带调制系统硬件逻辑是否正确。其中，硬件逻辑仿真结果如图8(c)所示。

(a) Matlab下仿真实部数据输出

(a) 基带信号输出软件仿真

通过对二者输出数据的对比分析能够看出，基带调制IP输出的交错I/Q信号波形与Matlab仿真输出波形基本一致，表明该基带调制SoC能够实现对编码数据的OFDM多载波调制，能够稳定输出基带I/Q信号。

3.3 系统性能分析

本文设计的硬件系统在实现OFDM调制过程中，由于硬件电路位宽限制，将导致输出数据的截位，引起精度损失。本文通过引入信噪比概念来评估所设计的DRM基带调制器的性能，其中性能分析平台模型如图9所示。

图9 性能分析平台模型Fig.9 Performance analysis platform model

首先，需要验证编码数据的正确性，即确定待调制信号是否符合标准DRM传输协议的信号，需要将编码信号输入到DRM专用解调软件中来验证。其中，DRM信息解调软件对编码数据的解调结果如图10所示，所有的编码校验结果都为绿色，解调软件能够正确解析编码数据，证明了编码数据的正确性。

图10 编码数据解调结果Fig.10 Coded data demodulation result

将通过解码软件验证的编码数据作为输入信号，经过本文设计的基带调制电路，输出得到DRM基带信号。同时，也将编码数据输入到Matlab搭建的基带调制模型中，软件也输出一组基带数据。将硬件电路的输出结果和软件的仿真数据进行对比，分析基带调制器引入的系统噪声。系统噪声越小，表示基带调制器的性能越好。

在本文基带调制器设计中，系统信噪比等于10lg(PS/PN)，信噪比的单位为dB。在Matlab中，其中PS的函数表达为PS=(var(ifft(Data_in),而PN= mean(abs(error)).^2)，其中，error为基带调制器的输出结果与Matlab理论计算值之间的差值。最终，通过Matlab计算得到本文设计的DRM基带调制器的信噪比为25.321 6 dB，相对于数字广播通信中一般14 dB的门限噪声标准，本文设计的DRM发射系统基带调制器满足要求。

本文提出的数字短波发射系统结构与部分文献所设计的数字短波发射机进行比较，在实现基本传输功能的基础上，相比于文献[9]中的PC+声卡采样的上变频方式，本文设计采用专用上变频芯片，具有更强的功能与稳定性。本文的数字短波发射系统虽然功能不如商用发射机完善，但体积更小、集成度更高，更具备便携性质，更适合应用于应急通信下的信息传输。

4 结束语

出于短波应急通信广播的应用情景考虑，针对性地提出了一种高集成度的数字短波发射系统结构，并对发射系统的基带调制部分进行了设计与仿真验证。软件与硬件联合仿真结果表明，硬件实现的OFDM调制部分逻辑正确，提出的SoC结构可以实现基带信号的生成，达到信号传输标准。 软件控制程序设计思路正确，能够与硬件结构结合，稳定输出数字短波基带并行I/Q数据，作为上变频芯片电路的输入。同时，由于提出的发射系统基带调制与控制都在单块芯片上完成，能减小发射机体积、提高整体集成度，还具备可重构特性。本文设计为OFDM多载波通信SoC设计提供了一个基本方案，可供工程研究与应用参考。