杨勋勇，王建卫，张涵，马奎，杨发顺

（1.贵州工程应用技术学院，贵州毕节，551700；2.贵州大学大数据与信息工程学院，贵州贵阳，550025）

0 引言

本文首先对大功率同步整流器的各个模块进行了设计和验证，整合各子模块电路实现了预期的芯片电路参数。然后根据大功率同步整流器电路的功能、规模以及热稳定性等因素，合理规划大功率同步整流器的三维堆叠以及各层之间的三维互连，也即合理安排TSV的位置，实现大功率同步整流器合理的三维布局，并对其进行电气连接检查，最后得到性能优越的三维集成大功率同步整流器。

1 大功率同步整流器的电路设计

1.1 大功率同步整流器的整体结构

所设计的大功率同步整流器控制芯片（Controller）共有五个端口，包括连接整流桥输出的Vrec端、输出反馈端FK端、过流检测端Sense、输出端和接地端。Vrec端的电压通过高压降压模块后转换成5V电压给内部各模块电路提供电源。如图1（a）所示，大功率同步整流器的整体结构主要包括整流电路、控制电路、变压器和滤波电路。将四个耐压为700V的LDMOS器件组成的桥式整流电路规划在整流芯片上，同步整流控制器Controller及变压器励磁电路规划放置在控制芯片上，其余部分规划为芯片外围电路。图1（b）所示的Controller内部包括高压降压模块、带隙基准源、误差放大器、PWM电压比较器、锯齿波产生电路、逻辑控制电路、驱动电路以及各种保护电路。

图1 大功率同步整流器的结构框图

1.2 大功率同步整流器的电路仿真

基于700V 1μm BCD工艺，在Cadence集成电路验证平台上对所设计的大功率同步整流器的模块电路以及整体电路进行了仿真分析。在整体电路仿真时，电路按照图1（a）所示进行连接。图2为大功率同步整流输出电压和输出电流的仿真曲线。

图2 大功率同步整流输出电压和输出电流的仿真

从图2可以得到，当大功率同步整流器的输入Vin为220V/50Hz的交流时，通过整流电路进行整流并滤波，再通过变压器降压，电阻R1和R2构成的分压电路对输出电压进行取样后经Controller的FK端反馈给控制电路，控制电路根据输出电压反馈来自适应地调整LDMOS5驱动信号的占空比，使输出电压稳定在5V。因此，当负载电阻RL为2Ω时，输出电流约为2.5A。

图3为大功率同步整流器的输出电压的负载特性仿真结果，从图中可以看出，输出电流在0～2.5A之间变化时，输出电压的波动范围小于60mV，负载调整率为7.96mV/A。

图3 大功率同步整流器的负载特性仿真曲线

输出电压与输出电流在-30℃到140℃温度范围内的仿真结果如图4所示。从图中可得出，输出电压的温度系数为37.289ppm、输出电流的温度系数为37.266ppm。从4可以得到，输出电压电流随温度的变化不大，温度大于80℃时，随着温度的升高，输出电压与输出电流增大，与80℃时的最小电压电流相比，电压与电流分别高了0.032V与0.016A，当温度低于80℃，随着温度的降低，输出电压与输出电流升高，与80℃时相比，分别升高了0.025V与0.012A。

图4 大功率同步整流器输出电压、电流在-30℃～140℃温度范围内的变化曲线

2 大功率同步整流器的版图设计

本论文所设计的大功率同步整流器的版图布局规划如图5所示。

图5 大功率同步整流器的版图布局规划

控制芯片中包括有高压降压模块、同步整流控制器Controller（含有带隙基准模块、误差放大器、PWM电压比较器、锯齿波产生电路、逻辑控制驱动电路以及各保护电路）和功率开关管。，高压稳压模块由RC充电电路、前置基准电压电路和LDO构成，模块中采用一个D-S耐压700V的LDMOS调整管，版图需要较大面积，功率开关管采用一个D-S耐压700V的LDMOS，整流芯片中包含用于实现桥式整流的四个D-S耐压为700V的LDMOS。为便于两层芯片的三维堆叠，将两层芯片的宽和长均设计为一样，宽为2196μm、长为3936μm。

所设计的大功率同步整流器的版图如图6所示。TSV的尺寸和安全工作区间距均满足设计规则检查。分别对整流芯片版图和控制芯片版图Calibre进行了DRC和LVS验证。分别导出两层芯片包含所有layer坐标信息的GDSII文件，用于三维堆叠版图的验证。

图6 大功率同步整流器的版图

3 大功率同步整流器的三维集成设计

3.1 大功率同步整流器的三维集成

大功率同步整流器的两层芯片版图如图6所示，将这两层芯片进行三维堆叠，整流芯片放置于底层，控制芯片放置于顶层， 每层芯片上各放置12个TSV，其中靠左侧的四个TSV用于散热，靠右侧的8个TSV中位于芯片中心的2个用于散热、另外6个用于信号互连，每层芯片上相应的TSV坐标位置一一对应。

TSV是一个多种材料的复合结构，它引入的应力会使其附近的硅材料中产生压阻效应，硅材料的压阻效应会影响有源区载流子的迁移率，载流子迁移率相对变化率的计算公式为：

其中，方向因子β(θ)是关于角度θ的函数，θ定义为TSV中心和晶体管沟道中心的夹角，π是压阻系数，硅的压阻系数π为71.8×10-11Pa-1，σrr是硅表面上距离TSV中心原点r处所对应的应力。

为了保证有源器件的性能，TSV与相邻的有源区域之间需设置合适的安全间距，确保TSV引起的相邻晶体管沟道区载流子迁移率的变化率低于5%。

在本文所设计的三维集成同步整流器中，设定每层芯片的厚度为100μm、TSV内部绝缘层二氧化硅的厚度为1μm。有限元仿真得出当铜芯半径为22μm时，TSV引起的应力最小。因此，设计TSV的半径为24.2μm（铜芯半径为22μm、侧壁氧化层厚度为1μm、势垒层厚度为100nm）、TSV与相邻有源区的最小间距为17μm、相邻TSV之间的间距为260µm。根据式3-1计算得出θ为0°、45°和90°三种情况下，载流子迁移率变化率为5%时TSV与有源区器件的安全间距分别为：当θ为0°，TSV的半径为24.2μm时，TSV与NMOS器件的安全距离为86.73μm，与PMOS器件的安全距离为98.02μm；当θ为45°，TSV的半径为24.2μm时，TSV与NMOS器件的安全距离为77.27μm，与PMOS器件的安全距离为35.08μm；当θ为90°，TSV的半径为24.2μm时，TSV与NMOS器件的安全距离为61.46μm，与PMOS器件的安全距离为94.64μm。TSV中铜芯的直径不同，导致的应力分布也不同。

3.2 三维集成大功率同步整流器的版图验证

首先分别对图6所示的两层芯片版图进行了DRC和LVS验证，将通过验证后的两层芯片版图分别导出为GDS II文件。然后分别检查铜芯、侧壁二氧化硅层以及势垒层对应GDS II编号的坐标匹配信息，编写规则检查脚本文件，如图7所示。最后，联合两层芯片的GDS II文件和规则检查脚本文件，验证坐标位置以及电气连接情况。

图7 三维集成同步整流器版图的Calibre 3D stack规则检查脚本文件

Calibre 3D stack验证报告如图8所示，检查覆了两层芯片上的全部6个LDMOS功率器件、12个信号互连TSV。验证结果表明孔的坐标重合、纵向深度达到要求，保证了两层芯片上TSV电气连接关系正确。

图8 三维集成大功率同步整流器的验证报告

4 结论

基于700V 1μm BCD工艺设计了一种大功率同步整流器，整合各功能模块，仿真得到：大功率同步整流器的输出电压为5V，最大输出电流为13.38A，最大输出功率为66.9W。基于已优化好的电路设计了大功率同步整流器的控制芯片版图和整流芯片版图，将四个同步整流功率管LDMOS1、LDMOS2、LDMOS3、LDMOS4放置在整流芯片上，将整流控制电路、高压降压电路和开关管放置在控制芯片上。两层芯片堆叠在一起，由6个半径为24µm的TSV实现层间信号互连，额外添加了6个TSV作散热用，基于Calibre 3D stack工具对三维堆叠的版图进行了几何规则和电气连接检查，检查结果表明12个TSV连接孔的坐标重合，纵向深度达到要求，两层芯片的TSV电气连接关系正确。